2引脚说明 - 硬件模式
AGND
AIN4+
AIN3+
VA
AIN2+
AIN2-
FILT +
AIN4-
AIN3-
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
52 51 50 49 48 47 46 45 44 43 42 41 40
TEST
TEST
MFreq
TEST
RST
VLC
FS
VD
DGND
VLS
SCLK
MCLK
ADC_SDOUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14 15 16 17 18 19 20 21 22 23 24 25 26
DAC_SDIN
AUX_SDIN
DGND
AOUT1+
AOUT2+
AOUT3+
AUX_LRCK
AUX_SCLK
AOUT4+
AOUT4-
AOUT1-
AOUT2-
AOUT3-
39
38
37
36
35
AIN1+
AIN1-
VA
VQ
AGND
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
AOUT6-
AOUT6+
AOUT5+
AOUT5-
CS42432
34
33
32
31
30
29
28
27
引脚名称
TEST
MFreq
RST
VLC
FS
VD
VLS
SCLK
ADC_SDOUT
DAC_SDIN
AUX_LRCK
AUX_SCLK
AUX_SDIN
#
3
5
6
7
8
10
11
13
14
15
16
17
引脚说明
MCLK频率
（输入） - 设置输入主时钟所需的频率范围。见节
化5.4为适当的设置。
RESET
（输入） - 该器件进入低功耗模式，所有内部寄存器复位到其
默认设置时低。
控制端口电源
（输入）
-
确定所需要的信号电平的控制端口接口。
请参阅第7页上的“数字I / O引脚特性” 。
帧同步
（输入） - 中的信号的TDM数字接口格式的新的TDM帧的开始。
数字电源
（输入） - 为数字部分电源正极。
串行端口接口电源
（输入） - 确定所需的信号电平的串行端口接口
面对。
串行时钟
（输入）
- 串行时钟，串行音频接口。输入频率必须256xFs 。
串行音频数据输出
（输出）
- TDM输出为二的补码的串行音频数据。
DAC的串行音频数据输入
（输入） - 输入为二的补码的串行音频数据。
辅助左/右时钟
（输出） - 确定哪个通道，左或右，是目前活跃
在辅助串行音频数据线。
辅助串行时钟
（输出）
- 串行时钟辅助串行音频接口。
辅助串行输入
（输入） - 该CS42432提供了一个额外的串行输入， 2的补
换货串行音频数据。
1,2,4
TEST
（输入） - 必须接高电平或低电平。不要悬空。
8
DS673PP2
CIRRUS [ CIRRUS LOGIC ]
