AUX_SCLK
AUX_SDIN
AOUT1 +， -
AOUT2 +， -
AOUT3 +， -
AOUT4 +， -
AOUT5 +， -
AOUT6 +， -
北卡罗来纳州
16
17
辅助串行时钟
（输出）
- 串行时钟辅助串行音频接口。
辅助串行输入
（输入） - 该CS42432提供了一个额外的串行输入， 2的补
换货串行音频数据。
20,19
差分模拟输出
（输出） - 满量程差分模拟输出电平规定
21,22的模拟特性规格表。的差分输出也可能各正面腿
24,23可用于单端。
25,26
28,27
29,30
31,32
没有连接
- 不要连接。
33,34
49,50
51,52
35,48
模拟地
（输入） -
36
静态电压
（输出）
-
内部静态参考电压滤波连接。
AGND
VQ
VA
AIN1 + ， -
AIN2 +， -
AIN3 +， -
AIN4 +， -
FILT +
37,46
模拟电源
（输入） - 为模拟部分电源正极。
39,38
差分模拟输入
（输入） - 信号进行差分提交的delta-sigma调制
41,40器。满量程输入电平被指定在模拟特性规格表。
43,42
45,44
47
正参考电压
（输出） - 正参考电压为内部采样税务局局长
cuits 。
1.1
数字I / O引脚特性
各引脚上的CS42432是从独立的电源轨供电。对于每个输入的逻辑电平
要坚持相应的电源轨，不应超过最大额定值。
动力
轨
VLC
引脚名称
SW / （ HW）
RST
SCL / CCLK
（测试）
SDA / CDOUT
（测试）
AD0/CS
（ MFREQ ）
AD1/CDIN
（测试）
MCLK
LRCK
SCLK
ADC_SDOUT
(ADC3_SINGLE)
DAC_SDIN
AUX_LRCK
AUX_SCLK
AUX_SDIN
I / O
输入
输入
输入/
产量
输入
输入
输入
输入
输入
输入/
产量
输入
产量
产量
输入
司机
-
-
1.8 V - 5.0 V ， CMOS /漏极开路
-
-
-
-
-
1.8 V - 5.0 V ， CMOS
-
1.8 V - 5.0 V ， CMOS
1.8 V - 5.0 V ， CMOS
-
表1. I / O电源轨
接收器
1.8 V - 5.0 V ， CMOS
1.8 V - 5.0 V ， CMOS ，具有迟滞
1.8 V - 5.0 V ， CMOS ，具有迟滞
1.8 V - 5.0 V ， CMOS
1.8 V - 5.0 V ， CMOS
1.8 V - 5.0 V ， CMOS
1.8 V - 5.0 V ， CMOS
1.8 V - 5.0 V ， CMOS
-
1.8 V - 5.0 V ， CMOS
-
-
1.8 V - 5.0 V ， CMOS
VLS
DS673PP2
7
CIRRUS [ CIRRUS LOGIC ]
