CS5165
应用信息：继续
跟踪2 - PWRGD （ 2V / DIV ）
跟踪4 - V
OUT
(1V/div)
迹线1 PWRGD （ 2V / DIV ）
跟踪4 V
FB
(1V/div)
图15 ： PWRGD信号变为逻辑高电平为V
OUT
进入-8.5 ％
低PWRGD阈值时， V
OUT
= + 2.84V （ DAC = 10111 ）
图17 ：电源良好不敏感，出于监管条件
所存在的持续时间小于内置的延迟。
选择外部元件
的CS5165降压调节器能够在宽的范围内使用
外部功率元件，以优化的成本和
特定设计的性能。下面的信息
化可作为一般准则，以帮助他们
选择。
NFET功率晶体管
两个逻辑电平与标准场效应晶体管都可以使用。在为参考
ENCE设计源于12V电源栅极驱动它
一般可大多数计算机系统中，利用
逻辑电平场效应管。电荷泵可以轻松implement-
ED ，支持5V系统只。多个场效应管的可能标准杆
alleled ，以减少损失，提高效率和热敏
MAL管理。
加到FET栅极电压取决于应用
化电路使用。上部和下部栅极驱动器输出
被指定来车往内的地面1.5V的时候
低的状态，并在各自的偏置电源的2V
在高状态的时候。在实践中，FET栅极将是
驱动轨至轨由于超调造成的电容
加载它们呈现给控制器IC 。对于典型的应用程序
阳离子其中V
CC
= 12V和5V作为源
调节器的输出电流，下面栅极驱动
提供：
V
GS （ TOP）
= 12V - 5V = 7V, V
GS （下）
= 12V （参见图18）。
迹线1 PWRGD （ 2V / DIV ）
跟踪4 V
FB
(1V/div)
图16 ：电源良好响应了监管的条件。
图16示出了调节之间的关系
输出电压V
FB
和电源良好信号。为了防止
不必要的中断CPU电源良好
CS5165具有一个内置的延迟，以防止噪声在V
FB
针
从切换电源良好。内部时间延迟是
设计上采用约75μs的电源好走低，
对于为65μs它来恢复。这使得电源良好信号
完全不受出监管条件
所存在的持续时间小于内置的延迟
（参见图17） 。
因此，要求的输出电压达到一个
从监管或监管水平，至少在内置
在电源良好信号之前可以延迟的持续时间
改变状态。
12
CHERRY [ CHERRY SEMICONDUCTOR CORPORATION ]
