初步
CM1216
应用信息
设计注意事项
为了实现对最大程度的保护
ESD脉冲，必须注意在PCB布局
尽量减少对供应的寄生串联电感/
接地轨以及信号路径片段
信号输入（通常是连接器）和间
ESD保护器件。请参阅
图1中，
这illus-
trates正ESD脉冲击打用的一个例子
输入通道。的寄生串联电感回
该电源由L1和L2表示。该
上线电压VCL的保护是：
V
CL
=正向电压的D降
1
+ V
供应
+
L1 x深（我
ESD
） / DT + L2 x深（ IESD ） / DT
其中， IESD是ESD电流脉冲，并VSUPPLY
是正电源电压。
静电放电电流脉冲可以从零上升到峰值
在很短的时间值。作为一个例子，一个4级
按照IEC61000-4-2标准的接触放电
结果在该上升从零到30的电流脉冲
安培在1ns的。这里D（ IESD ） / dt的可以近似
d(
ESD
） / DT或30 / （ 1x10-9 ） 。系列电感的所以才10nH到
tance （L1和L2的组合）将导致一个300V的增量
精神疾病在VCL ！
同样，对于负ESD脉冲，寄生串联
从V电感
N
脚在地上轨道会导致
大幅增加的负电压就行了
被保护。
作为一般规则，在ESD保护阵列应该是
位于尽可能接近到的入口点
预计静电放电。电源
上述旁路电容应尽量靠近
于V
P
销的保护阵列成为可能，以
最小的PCB走线长度的电源，
接地层和所述信号输入端和所述间
ESD器件，以减少寄生串联电感。
附加信息
另请参阅加利福尼亚微设备公司应用笔记
AP- 209 ， “设计考虑ESD保护” ，
在www.calmicro.com的应用程序部分。
正ESD脉冲输入通道和地面之间的图3.应用程序
©
2005年加利福尼亚微设备公司保留所有权利。
6
430 N.麦卡锡大道，加利福尼亚州米尔皮塔斯95035-5112
●
联系电话： 408.263.3214
●
传真： 408.263.7846
●
www.calmicro.com
06/30/05
CALMIRCO [ CALIFORNIA MICRO DEVICES CORP ]
