数据表
引脚配置
TQFP-44
CDK1300
8 - BIT ， 250 MSPS ADC，具有解复产出
CDK1300
引脚分配
PIN号
40
39
16-9
19-26
28
27
4
3
5
6
引脚名称
V
IN +
V
IN-
DA
0
-DA
7
DB
0
-DB
7
DCLK
OUT
DCLK
OUT
CLK
CLK
RESET
RESET
描述
非反相的模拟输入;名义上1V
pp
; 100K的上拉至V
cc
和100K的下拉至AGND ，内部
倒模拟量输入;名义上1V
pp
; 100K的上拉至V
cc
和100K的下拉至AGND ，内部
数据输出A银行; 3V / 5V兼容LVCMOS
数据输出B银行; 3V / 5V兼容LVCMOS
非反相数据输出时钟; 3V / 5V兼容LVCMOS
倒数据输出时钟; 3V / 5V兼容LVCMOS
非反相时钟输入引脚; 10万下拉至AGND ，内部
反转时钟输入引脚; 17.5k上拉至V
cc
和7.5K下拉至AGND ，内部
复位同步时在双通道中的数据采样和数据输出银行的关系
模式（ DMODE
1
= 0）; 10万下拉至AGND ，内部
反相复位输入管脚; 17.5k上拉至V
cc
7.5下拉至AGND ，内部
内部： 10万下拉至AGND上DMODE
1
50K上拉至V
cc
在DMODE
2
数据输出模式引脚： DMODE
1
= 0， DMODE
2
= 0 ：平行双通道输出
DMODE
1
= 0， DMODE
2
= 1 ：交错双通道输出
DMODE
1
= 1， DMODE
2
= X ：对银行的单个信道的数据输出（125 MSPS的最大值）
2
37
35, 36,
42, 43
7, 17, 30
1, 33, 34,
38, 41, 44
8, 18, 29
PD
V
CM
AV
CC
OV
DD
AGND
DGND
掉电引脚; PD = 1，掉电模式。置为高阻掉电输出
模式; 10万下拉至AGND ，内部
2.5V的共模电压参考输出
+ 5V模拟电源工作
+ 3V / 5V +数字输出电源
模拟地
数字地
冯1A
32, 31
DMODE
1,2
© 2008 CADEKA微电路有限责任公司
www.cadeka.com
2
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
