欢迎访问ic37.com |
会员登录 免费注册
发布采购

CDK1300ITQ44_Q 参数 Datasheet PDF下载

CDK1300ITQ44_Q图片预览
型号: CDK1300ITQ44_Q
PDF下载: 下载PDF文件 查看货源
内容描述: 8 - BIT , 250 MSPS ADC,具有解复产出 [8-bit, 250 MSPS ADC with Demuxed Outputs]
分类和应用:
文件页数/大小: 12 页 / 2027 K
品牌: CADEKA [ CADEKA MICROCIRCUITS LLC. ]
 浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第4页浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第5页浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第6页浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第7页浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第9页浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第10页浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第11页浏览型号CDK1300ITQ44_Q的Datasheet PDF文件第12页  
数据表
工作原理
该CDK1300是三步subranger 。它由
2临屋串联在输入端,接着是三个模数转换器
块。第一个模块是一个三比特文件夹上/下
检测范围。所述第二块包括2个单
位折叠内插阶段。有流水线的临时房屋区
每个ADC模块之间。
模拟解码功能是输入缓冲器,输入
临屋区, 3位夹,折叠内插器和流水线
临屋区。输入缓冲器使部分承受rail-
torail不会闭锁或过大的电流输入信号
并且还执行单端至差分转换。
所有临屋区具有相同的基本结构。每
已随后切换发射器的差动对缓冲
追随者驱动保持电容。输入THA还
具有保持模式馈通取消设备。
在所述第一生成ADC的三位MSB
threebit夹块,其输出驱动一昼夜温差
髓鞘参考梯也设置满量程
输入范围。差分对的阶梯水龙头gener-
吃的中点,季度和三季度规模,超范围,
和下限。所有其他差分对收集器
交叉耦合,以产生第八规模过零点。
中间ADC模块生成从折叠两个位
管道临屋区后,前阶段的信号。其输出
却将带动更多的管道临时房屋区推的解码
三个LSB下半个时钟周期。三个LSB是
在插值生成的锁存一个完整的时钟
在最高位后循环。
数字解码由比较器,独家
使用的细胞为灰色到二进制解码,和/或细胞
大多是上/下范围的逻辑。共有2.5时钟是
输出行选择之前周期的延迟。在或 -
DER减少火花代码和维护的采样率,
不大于3位的时间,在任何一半被解码
时钟周期。
输出数据模式是通过的国家控制
解复用模式下输入。有三种输出模式:
n
CDK1300
8 - BIT , 250 MSPS ADC,具有解复产出
银行A的所有数据与时钟速率限制为二分之一
最大
数据交替向银行交叉存取模式和
在交替的时钟周期B
并行模式库A延迟一个周期进行
同步与银行B每隔一个时钟周期
n
n
如果有必要,输入的时钟进行二分频。迪
vided时钟选择正确的输出行。可以在用户
与分频时钟同步选择所需的
通过差分RESET输入输出库。
输出逻辑系列是CMOS输出与电源OVDD
调整范围为2.7V至5.25V 。也有差
时钟输出引脚,可用于锁存输出数据
在单银行模式或指示当前输出行
在解复用模式。
最后,在省电模式是可用的,这将导致
输出成为三态,并整体功率减小
约24MW 。有2V的基准来提供的COM
共模单端输入,不关机
在关断模式。
冯1A
图1.单人模式时序图
© 2008 CADEKA微电路有限责任公司
www.cadeka.com
8