欢迎访问ic37.com |
会员登录 免费注册
发布采购

ADS823E 参数 Datasheet PDF下载

ADS823E图片预览
型号: ADS823E
PDF下载: 下载PDF文件 查看货源
内容描述: 10位, 60MHz的采样模拟数字转换器 [10-Bit, 60MHz Sampling ANALOG-TO-DIGITAL CONVERTER]
分类和应用: 转换器
文件页数/大小: 13 页 / 206 K
品牌: BURR-BROWN [ BURR-BROWN CORPORATION ]
 浏览型号ADS823E的Datasheet PDF文件第4页浏览型号ADS823E的Datasheet PDF文件第5页浏览型号ADS823E的Datasheet PDF文件第6页浏览型号ADS823E的Datasheet PDF文件第7页浏览型号ADS823E的Datasheet PDF文件第9页浏览型号ADS823E的Datasheet PDF文件第10页浏览型号ADS823E的Datasheet PDF文件第11页浏览型号ADS823E的Datasheet PDF文件第12页  
应用信息
工作原理
该ADS823和ADS826是高速CMOS模拟 -
它采用流水线架构设计师用手工转换器数字转换器
tecture由9内部阶段。每个阶段的饲料
数据转换成数字误差校正逻辑,确保出色的
差分线性,无失码的10位的水平。
的输出数据变为在时钟上升沿有效(见
时序图) 。流水线架构在一个数据
的5个时钟周期的延迟。
该ADS823和ADS826的模拟输入是
差分采样和保持,​​见图1。差动用于─
伴随着紧密匹配的电容产生高pology
的交流性能水平,而在非常高的速率进行采样。
该ADS823和ADS826允许其模拟输入是
驱动单端或差分。典型的CON-
成形为ADS823和ADS826是为单
端模式,其中输入轨道和保持执行
单端至差分转换的模拟输入
信号。
两个输入端(IN , IN)需要使用的COM外部偏置
共模电压通常在中间电源电平
(+V
S
/2).
下面的应用程序的讨论集中在单
端的配置。通常情况下,它的实现更容易
达到和超过规定的ADS823和
采用的单端模式ADS826的特点
操作。
驱动模拟输入
该ADS823和ADS826实现出色的AC性能
无论是在操作的单端或差分模式。
选择了最佳的接口配置将
取决于具体应用要求和系
统的结构。例如,通信应用
常处理的频率不包含的频带
直流,而在成像应用中,先前重
存储的DC电平必须保持正确地到A / D转换
转换器。在ADS823和ADS826像功能
输入范围选择( RSEL引脚)或外部选择
参考,提供了必要的灵活性,以适应
广泛的应用。在任何情况下, ADS823和
ADS826应当被构造成使得该应用程序
同时观察净空目标的实现要求一
驱动放大器,以产生最佳的ments
整体性能。
输入CON连接gurations
交流耦合,单电源接口
图2示出了典型电路的AC耦合的模拟
该ADS823的输入配置和ADS826而所有
组件是由+ 5V单电源供电。
与RSEL引脚接高电平时,满量程输入
范围设定为2VP-页。在此配置中,顶部和
底部引用( REFT , REFB )提供输出电压
为+ 3.5V和+ 1.5V分别。两个电阻器(2个1.62kΩ )
用于创建一个共模电压(V
CM
)的AP-
驱动放大器的近因+ 2.5V偏置输入
A1 。在+ 5V单电源采用OPA680 ,其理想
共模点为+ 2.5V,其与一致
推荐的共模输入电平为ADS823
和ADS826 ,从而避免一个耦合电容器的需要
放大器和转换器之间。即使
OPA680具有2的交流增益,直流增益是只有1由于
到隔直电容的电阻R
G
.
增加了一个小的串联电阻(R
S
)之间的
运算放大器的输出端和ADS823的输入和
ADS826将有利于在几乎所有界面的配置
系统蒸发散。这将取消夫妇从运放的输出
容性负载并避免增益峰化,这可导致在
增加噪音。为了获得最佳的虚假和歪曲perfor-
曼斯,电阻值应保持低于100Ω 。
此外,串联电阻器,结合在
10pF的电容器建立了一个无源低通滤波器限制
带宽的宽带噪声,从而有利于提高
SNR性能。
交流耦合,双电源接口
在图3中的电路显示了典型的连接
供的情况下,模拟输入所选择的放大器工作
在双电源供电。这可能是必要的,以充分
利用非常低的失真的运算放大器,如
该OPA642 。的优点是,驱动放大器可以
与接地参考的双极信号摆幅工作。
这将保持失真性能以来的最低点
信号范围保持运算放大器的线性区域内
和足够的余量的电源轨可以main-
tained 。通过容性耦合的单端信号,以
的ADS823和ADS826 ,其共模输入
要求可轻松满足两个阻的
顶部和底部参考之间连接的。
8
运算放大器
BIAS
φ1
V
CM
φ1
C
H
φ2
C
I
IN
IN
φ1
φ1
φ2
C
I
C
H
φ1
输入时钟( 50%)的
运算放大器
BIAS
内部非重叠时钟
φ1
φ2
φ1
V
CM
φ1
φ1
OUT
OUT
φ2
输入轨迹图1.简化电路并与
时序图。
®
ADS823 , ADS826