Δ-Σ调制器
该ADS1254从标称系统时钟频工作
昆西为8MHz 。该调制器的频率被固定在
相对于系统时钟频率。系统时钟
频率除以6来导出调制频率。
因此，为8MHz的系统时钟频率，则
调制频率为1.333MHz 。此外，该
该调制器的过采样率被固定在相对于
调制器的频率。该调制器的过采样比率
荡器64，而与调制频率在运行
1.333MHz ，数据速率为20.8kHz 。使用速度较慢的系统
时钟频率将导致较低的数据输出率，如
在表II中示出。
CLK （兆赫）
8
(1)
7.372800
(1)
6.144000
(1)
6.000000
(1)
4.915200
(1)
3.686400
(1)
3.072000
(1)
2.457600
(1)
1.843200
(1)
0.921600
0.460800
0.384000
0.192000
0.038400
0.023040
0.019200
0.011520
0.009600
0.007680
0.006400
0.005760
0.004800
0.003840
注： （ 1 ）标准时钟振荡器。
数据输出速率（赫兹）
20,833
19,200
16,000
15,625
12,800
9,600
8,000
6,400
4,800
2,400
1,200
1,000
500
100
60
50
30
25
20
16.67
15
12.50
10
参考输入
参考输入需要32μA的平均电流与
系统频率为8MHz 。这个电流将正比于
系统时钟。一个缓冲的参考建议的
ADS1254 。推荐的参考电路示于
网络连接gure 3 。
基准电压高于4.096V将提高
满量程范围，而绝对内部电路的噪声
该转换器是一样的。这将降低噪声
以ppm为满刻度的，从而增加了有效的条件
分辨率（参见典型特征“ RMS噪声VS
V
REF
电压“）。
数字滤波器
该ADS1254的数字滤波器，称为正弦
5
过滤器，
计算基于最近输出的数字结果
由Δ-Σ调制器。在最基本的层面上，
数字滤波器可以被认为是简单地平均该
调制器产生的加权形式，并提出这
平均值作为数字输出。数字输出速率，或数据
率，鳞直接与系统CLK频率。这
允许的数据输出速率可以在非常宽的变化
范围（五个数量级），通过改变系统
CLK频率。然而，值得注意的是，很重要的
-3dB点的过滤器是0.2035倍的数据输出速率，
这样的数据输出速率应允许足够的余量，以
防止衰减感兴趣的信号的。
由于转换结果本质上是一个平均值，该
数据输出速率决定了结果的位置
在数字滤波器凹口（参见图4）。注意，第一
槽口位于所述数据输出率的频率，并
随后的凹口位于的整数倍
输出数据的速率，以允许排斥不仅
基频，但也谐波频率。在
这种方式中，数据输出速率可用于设置特定
陷波频率中的数字滤波器的响应。
例如，如果电力线频率的排斥反应是
需要的话，则该数据输出速率可以简单地被设置为
电源线频率。对于50Hz的拒绝，该系统CLK
表II 。 CLK速率与数据输出速率。
+5V
+5V
0.10µF
7
4.99kΩ
2
6
10kΩ
OPA350
+
+
LM404-4.1
10µF
0.10µF
4
10µF
0.1µF
到V
REF
引脚18
该ADS1254
1
3
图3.推荐的外部电压基准电路最佳的低噪音运行与ADS1254 。
8
ADS1254
SBAS213
BURR-BROWN [ BURR-BROWN CORPORATION ]
