SDRAM
奥斯汀半导体公司
引脚说明
TSOP
PIN号码
38
符号
CLK
TYPE
描述
AS4SD4M16
输入
时钟： CLK由系统时钟驱动。所有的SDRAM的输入信号是
采样在CLK的上升沿。 CLK也递增内部爆裂
计数器和控制输出寄存器。
37
CKE
输入
时钟使能： CKE激活（ HIGH）和停用（ LOW ） CLK信号。
停用时钟提供了预充电断电和自
刷新操作（所有银行闲置） ， ACTIVE POWER- DOWN （行ACTIVE
在任一银行）或时钟停止作业正在进行中（突发/访问） 。
CKE是同步的，除了器件进入掉电后自我
刷新模式，其中CKE ，直到退出后变成异步
同样的模式。输入缓冲器，包括CLK ，是在断电禁用
和自刷新模式，提供低待机功耗。 CKE可以绑
高。
芯片选择： CS \\能（注册LOW ）和禁用（注册HIGH ）
命令解码器。当CS \\注册的所有命令都被屏蔽
HIGH 。 CS \\提供了与多个系统的外部组选择
银行。 CS \\被认为是命令代码的一部分。
命令输入： RAS \\ ， CAS \\ ，和WE \\ （连同CS \\ ）定义
所输入的命令。
输入/输出面膜： DQM是输入屏蔽信号的写访问和
输出使能信号，用于读访问。输入数据被屏蔽时， DQM是
在写周期采样为高。输出缓冲器被放置在一个
高阻态（双时钟延迟）时， DQM是一个读周期内采样为高电平
周期。 DQML对应DQ0 - DQ7 ; DQMH对应DQ8 - DQ15 。
DQML和DQMH被认为是相同的状态时，作为DQM引用。
银行地址输入： BA0和BA1定义到银行ACTIVE ， READ ，
写或预充电命令被应用。
地址输入： A0 - A11的ACTIVE命令（行过程中采样
地址A0 - A11）和读/写命令（列地址A0 -A7 ，与
A10限定自动预充电）选择一个位置从存储器中
阵列中的各行。预充电时A10采样
命令以确定是否所有银行都必须预充电（ A10 HIGH）或银行
由BA0 ， BA1 （ LOW ）选择。地址输入还提供操作码
在一个加载模式寄存器命令。
19
CS \\
输入
16, 17
18
15, 39
WE \\ CAS \\
RAS \\
DQML ，
DQMH
输入
输入
20, 21
23-26, 29-34,
22, 35
BA0 ， BA1
A0-A11
输入
输入
2, 4, 5, 7, 8
10, 11, 13, 42
44, 45, 47, 48
50, 51, 53
36, 40
3, 9, 43, 49
6, 12, 46, 52
1, 14, 27
28, 41, 54
AS4SD4M16
2.1版6/05
DQ0- DQ15
输入/
数据I / O ：数据总线。
产量
NC
VDDQ
VSSQ
VDD
VSS
—
供应
供应
供应
供应
无连接：这些引脚悬空。
DQ电源：提供隔离电源的DQ ，以提高抗噪声能力。
DQ地：提供隔离地面的DQ ，以提高抗噪声能力。
电源： + 3.3V ± 0.3V 。
地面上。
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
5
AUSTIN [ AUSTIN SEMICONDUCTOR ]
