SDRAM
奥斯汀半导体公司
概述
64MB的SDRAM是高速CMOS ,动态随机
DOM存取存储器包含67,108,864位。这是内部
配置为四组的DRAM ,具有同步接口
面(所有信号记录在时钟的上升沿
信号CLK ) 。每一个X16的6777216位银行的组织结构
作为4096行× 256列16位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置,并继续对一个亲
在编程顺序编程的地点数量。 AC-
正如事实开始激活命令的登记,
,然后接着是读或写命令。该
地址位注册与激活命令
用于选择银行和行访问( BA0 , BA1
选择银行; A0 -A11选择行) 。地址位
在读或写命令被注册重合
用来选择突发存取的起始列的位置。
在SDRAM提供了可编程的读或写
的1,2, 4或8的位置,或在整页的突发长度,以
突发终止选项。在自动预充电功能可
被使能,以提供一个自定时行预充电即initi-
ated在脉冲串序列的末端。
64MB的SDRAM采用内部流水线结构
以实现高速操作。此架构是相容
IBLE与预取结构的2n个规则,但它也可以
列地址可以在每个时钟周期变更为
实现了高速的,完全的随机访问。预充电1
银行在访问其他三家银行将隐藏的一个
预充电周期,并提供无缝,高速,随机
访问操作。
该64MB SDRAM的设计在3.3V操作,低
断电记忆系统。提供了一种自动刷新模式中,
随着节电,省电模式。所有的输入和
输出是LVTTL兼容。
SDRAM的报价在DRAM经营取得重大进展
性能,包括能够同步突发数据
在高数据速率的自动列地址的产生,
为了隐藏内部银行之间交错的能力
预充电时间和能力来随意改变列
在一个脉冲串存取地址在每个时钟周期。
AS4SD4M16
AS4SD4M16
2.1版6/05
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
2