SDRAM
奥斯汀半导体公司
功能说明
在一般情况下， 512Mb的SDRAM的是四银行的DRAM
该工作在3.3V和包括同步接口（所有
信号被登记在时钟信号的上升沿，则
CLK ） 。每个134217728位银行组织为8192
行1024列16位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并持续一段
在编程序列位置设定的号码。
访问开始以积极的命令的登记，
，然后接着是读或写命令。该
地址位注册与激活命令
用于选择银行和行访问（ BA0和
BA1选择银行， A0 - A12选择行） 。地址位
（ A0 - A9 ）注册的具有读或写重合
命令是用来选择用于起始列位置
突发存取。
之前的正常运行中，SDRAM必须被初始化。
以下各节提供涵盖的详细信息
设备初始化，寄存器定义，命令描述
和设备操作。
选择一个突发长度，突发类型， CAS延迟时间，一个的
操作模式和写突发模式中，如图1 。
该模式寄存器通过负载模式编程
寄存器命令，并会保留存储的信息，直到
则在重新设计或设备断电。
模式寄存器的位M0 - M2指定突发长度， M3
指定脉冲串的类型（顺序或交织） ，M4 - M6
指定CAS延迟， M7和M8指定经营
模式， M9的指定写突发模式，并M10和M11
留作将来使用。地址A12 （ M12 ）是不确定的，但
加载模式寄存器的过程中应该被拉低。
该模式寄存器必须当所有银行都空闲，
并且控制器必须等待指定的时间开始之前
随后的操作。要么违反这些要求的
语句将导致不确定的操作。
突发长度
读取和写入访问到SDRAM中被爆为导向，
与脉冲串长度是可编程的，如图
1.突发长度确定列的最大数目
可以为一个给定的READ或WRITE被访问位置
命令。可用的突发长度的1 ，2，4 ，或8的位置
对于两个连续的和交错的脉冲串类型，并一
整页突发可用于顺序类型。在全
页面脉冲串被使用于与突发一起TERMI-
NATE命令生成任意的突发长度。
保留的国家不应该被用来作为未知的操作
化或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。所有
存取对于突发发生此块中，这意味着
该会爆裂块内包装，如果边界为止。
该时钟是通过A1- A8的唯一选择，当突发长度
被设置为2 ;由A2 -A8时，突发长度设置为4 ，和
由A3 -A8时，突发长度设置为8 。其余
（至少显著）地址位（或多个） （是）用于选择起动
块内的荷兰国际集团的位置。整版阵阵内包装
如果边界到达页。
突发类型
一个给定的脉冲串内的访问可以被编程为
无论是连续或交错;这被称为脉冲串
键入并通过M3位被选中。
存取的脉冲串内的顺序由下式确定
突发长度，突发类型和起始列AD-
穿着，在表1中示出。
AS4SD32M16
初始化
SDRAM的必须启动并在prede网络斯内德初始化
方式。比那些特定网络编辑等业务程序
可能会造成理解过程把网络斯内德操作。一旦电源被应用到
VDD和VDDQ （同时）和时钟稳定（稳定
钟德网络定义为在时间限制的信号自行车
对于时钟管脚）指定，对SDRAM需要100μs的延迟
之前发行不是一个命令以外的任何命令
抑制或NOP 。这为100μs时在某个时候开始
周期和持续至少通过此期间结束时，
COMMAND抑制或NOP指令应适用。
一旦100μs的延迟已经满足与至少一个
COMMAND抑制或NOP命令已经得到了应用，
预充电命令应该被应用。所有银行必须
然后进行预充电，从而将所述设备中的所有银行
空闲状态。
一旦处于闲置状态，两个自动刷新周期必须
预制。在汽车后刷新周期完成后，
SDRAM的准备模式寄存器编程。因为
模式寄存器处于未知状态加电，它应该
之前，应用任何作战指挥被加载。
注册德网络nition
模式寄存器
该模式寄存器用来对网络网元的特定连接的C模式
对SDRAM的操作。这个定义包括
AS4SD32M16
修订版1.1 3/08
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4
AUSTIN [ AUSTIN SEMICONDUCTOR ]
