DRAM
奥斯汀半导体公司
EDO页模式（续）
两种方法禁止输出，使他们禁用
在CAS \\高电平时间。第一种方法是使操作环境\\
HIGH，当CAS \\转变为高，并保持OE \\高的
tOEHC其后。这将禁用的DQ ，他们将
（这一点后，无论OE \\州）保持禁用
直到CAS \\再次下降。第二种方法是使操作环境\\低
当CAS \\变高，然后把OE \\高一
最小的t
OEP
在CAS \\高电平期间任何时间。这
将禁用的DQ ，他们将保持禁用（不考虑
的OE \\这一点，直到CAS \\再次下降之后）的状态（见
图3）。在其它周期中，输出在t禁用
关闭
经过时间的RAS \\和CAS \\是高还是在t
WHZ
当我们\\
转换为低电平。经t
关闭
时间从上升引用
的RAS \\或CAS \\边缘，以先到为准最后。 WE \\也可以
执行禁用输出驱动下的功能
某些条件下，如图4所示。
EDO -PAGE -MODE操作总是有一个开始
行地址选通，在由RAS \\信号，随后
列地址选通由中科院\\ ，就像对一个位置
访问。然而，在后续的列中的位置
行然后可以在页面模式的周期时间被访问。这是
通过完成循环CAS \\按住RAS \\ LOW和
进入每个CAS \\周期新的列地址。
返回RAS \\拉高可以终止EDO -PAGE -MODE
操作。
AS4LC4M16
DRAM刷新
供电电压必须保持在规定的
平，并且刷新要求必须满足，以
保留在DRAM中存储的数据。刷新要求
通过刷新所有行中的4梅格会见×16 DRAM阵列在
至少每64毫秒* （ 4096行） 。推荐
程序是要执行4096 CBR刷新周期，或者
间隔均匀或分组突发，每64毫秒* 。该
DRAM刷新一行，每CBR循环。对于这个装置，
执行4096 CBR循环将刷新整个设备。该
CBR刷新调用将自动为内部的刷新计数器
马蒂奇RAS \\寻址。另外， RAS \\ - 只
重
FRESH能力本身提供的。但是，在该
方法中，只有一行被刷新的每个周期。 JEDEC
强烈建议使用CBR刷新了此设备。
一个可选的自刷新模式也可在“S”上
版本。自刷新功能是通过执行启动
CBR刷新周期并持有RAS \\低指定吨
RASS
.
所述的“S”选项允许用户的一个充分的选择静态，
低功耗数据保持方式或动态刷新模式
时的128毫秒延长刷新周期，或每个周期31.25μs ，
使用分布式CBR刷新。这种刷新速率可以是
施加正常操作过程中，以及在待机或
电池备份模式。
自刷新模式时被驱动的RAS \\高终止
在t的最小时间
RPS
。这个延迟使得对于完成
任何内部刷新周期可能在处理的时候
的RAS \\低到高的转变。如果该DRAM控制器
采用分布式CBR刷新序列，一阵刷新是不
在退出自刷新，但是，如果该控制器是需要
使用RAS \\唯一或突发CBR刷新再刷新爆
采用t
RC
（MIN）是必需的。
注意事项：
* 64毫秒的IT版， 32毫秒的XT版本。
AS4LC4M16
1.1修订版6/05
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
6
AUSTIN [ AUSTIN SEMICONDUCTOR ]
