初步的技术数据
所选择的信道与50千赫信号。给出的数字是
在最坏情况下在所有八个通道的AD7322 。
互调失真
当输入由正弦波的两个频率， FA和
fb的，具有非线性特性的任何有源器件会产生失真
产品MFA ± NFB哪里和与差频
米中，n = 0， 1，2， 3等互调失真项的
对于其中m和n都不是等于零。例如，该
二阶项包括（发+ fb的）和（发 - fb的），而
三阶项包括（ 2FA + FB ） ， （ 2FA - FB ） ， （ FA + 2FB ）和（ FA
- 2FB ） 。
的AD7322是使用CCIF标准测试，其中两个输入
靠近输入带宽的上端频率被使用。
在此情况下，第二次项通常被隔开在
从原始的正弦波的频率，而第三阶
术语通常是在一个频率接近的输入频率。
其结果是，在第二和第三阶项被指定
分开。互调失真的计算是
按照该THD规范的地方是有效值之比
的个别失真积之和的均方根幅值
所表达的分贝基本面的总和。
PSR （电源抑制）
在电源变化将影响全面转型
但不是转换器的线性度。电源抑制是
最大的变化在满量程转换点，由于改变
在从标称值的电源电压。见典型
性能曲线。
AD7322
表5.参考，并供应各模拟的要求
输入范围
AIN范围
V
DD
/V
SS
民
± 12 V
± 10V
±5V
±5V
± 10 V
V
CC
参考V
± 12 V
± 10 V
±5V
± 2.5 V
0〜 10 V
3 V至5V
3 V至5 V
3V至5V
3 V至5 V
3 V至5 V
3V
2.5 V
2.5 V
2.5 V
2.5 V
模拟输入可配置为2路单端
输入，1个真正的差分输入，或1个伪差分
输入。选择可以通过编程方式位进行，
模式0和模式1 ，在芯片上的控制寄存器。
串行时钟输入存取数据的一部分，但也
提供时钟源的每个逐次逼近
ADC。在AD7322具有一个片上2.5 V基准电压源。如果一个
外部参考是首选的选项，用户必须填写
在控制参考位寄存器来禁止内部
参考。
该AD7322还具有省电选项，允许电源
节省转换之间。掉电模式
通过在导通编程的电源管理位选择
芯片的控制寄存器，如在操作模式说明
部分。
转换器操作
的AD7322是逐次逼近模拟 - 数字
转换器基于两个电容的DAC 。图4和
在采集和转换阶段结束模式，
分别。图6和图7示出了简化的原理图
采集过程中差分模式下ADC和
转换阶段，分别为。该ADC是由
控制逻辑电路，特别行政区，以及一个电容式DAC 。在图4中（在
采集阶段）下，SW2闭合，SW1处于位置A时，该
比较器在一个平衡状态保持，并且采样
电容器阵列获取到的输入信号。
工作原理
电路信息
该AD7322是一款快速，双通道， 12位加符号位，双极性输入，
串行A / D转换器。在AD7322可以接受双极性输入
范围包括±10V ，±5V ± 2.5V ，它也可以接受0〜 10V
单极性输入范围。不同的模拟输入范围可以是
通过芯片上的编程，在每个模拟输入通道
范围寄存器。的AD7322具有高速串行接口，能够
可以吞吐速率运行在高达1 MSPS 。
在AD7322需要V
DD
和V
SS
双电源供电的高
电压模拟量输入结构。这些用品必须等于
甚至比模拟输入范围更大。看
对于
对这些用品的最低要求为每个模拟输入
范围内。在AD7322需要一个低电压2.7V至5.25 VV
CC
电源对ADC内核。
Vin0
B
一SW1
AGND
CS
SW2
比较
电容式
DAC
控制
逻辑
图4. ADC采集阶段（单端）
牧师上一页|第9页18
ATMEL [ ATMEL CORPORATION ]
