TSC21020F
概述
该TSC21020F是数字信号的单芯片IEEE浮点处理器优化
处理应用
(1)
。它的架构类似于ADI公司的ADSP-的
2100家定点DSP处理器。
制作高速，低功耗和辐射硬CMOS工艺制造，
TSC21020F具有50ns的指令周期时间。用高性能的芯片上的指令
灰缓存， TSC21020F可以在单个周期内执行每个指令。
该TSC21020F特点：
独立并行
计算单位
运算/逻辑单元（ALU） ，乘法器和移位器执行单周期指令。
该单元结构上平行排列，从而最大限度地计算吞吐量。
一个单一的多功能指令执行的并行ALU和乘法器操作。这些
计算单元支持IEEE 32位单精度浮点，扩展精密度
锡安40位浮点和32位定点数据格式。
通用数据寄存器文件用于computa-之间传输数据
化单元和数据总线，以及用于存储中间结果。这10端口（ 16
寄存器）寄存器文件，结合TSC21020F的哈佛结构，使
计算单元的存储器之间和片外无约束数据流。
该TSC21020F使用的数据存储器存储在一个改进的哈佛结构
数据和程序存储器存储指令和数据。由于其独立的
程序和数据存储器总线和片上高速缓存的指令，处理器可以
从数据存储器中同时取操作数，从程序存储器操作数，
并从缓存的指令时，都在一个单一周期。
由TSC21020F寻址外部存储设备是通过片上促进
的高位地址线译码产生存储体选择信号。另
也产生了简化的解决了页面模式的DRAM控制线。该
TSC21020F提供可编程存储器的等待状态，而外部存储器
承认控件，能够连接到可变存取时间的外围设备。
该TSC21020F包括一个高性能的指令高速缓存，使三总线
操作为取指令和两个数据值。缓存是有选择性的只-的
说明其获取与程序存储器中的数据访问冲突被缓存。
这允许全速执行核心的，环状的操作，如数字滤波器乘法
积累和FFT蝶形处理。
该TSC21020F提供硬件来实现循环缓冲区在内存中，这是
在数字滤波器和傅里叶变换的共同实现。它可以处理地址
指针环绕，减少开销（从而提高性能）和simplify-
荷兰国际集团实施。循环缓冲器可以开始和结束处的任何位置。
该TSC21020F的48位指令字适应各种并行操作的
系统蒸发散，为简洁的编程。例如， TSC21020F可以有条件地执行
一个乘法，一个附加，减法和分支在单个指令。
数据寄存器文件
单周期取的
指导和两
操作数
存储器接口
指令缓存
硬件的通知
缓冲器
灵活的指令集
1.
这是ADI公司的ADSP- 21020完全兼容
3
4153H–AERO–04/07
ATMEL [ ATMEL CORPORATION ]
