第3章：串行配置器件（ EPCS1 ， EPCS4 ， EPCS16 ， EPCS64和EPCS128 ）数据表
主动串行FPGA配置
3–5
图3-3 。
Altera的FPGA配置在AS模式（由APU或第三方编程串行配置器件
程序员）
V
CC
(1)
10 k
V
CC
(1)
V
CC
(1)
10 k
Altera的FPGA
CONF_DONE
的nSTATUS
串行
CON组fi guration
设备
(2)
送到nCONFIG
的nCEO
北卡罗来纳州
10 k
的nCE
MSEL [ ]
(3)
数据
DCLK
NCS
ASDI
DATA0
DCLK
NCSO
ASDO
注释
（1）对于在V
CC
值，请参考相应的FPGA系列手册配置章节。
（ 2 ）串行配置器件不能级联。
（ 3 ）连接FPGA
MSEL [ ]
输入引脚来选择AS配置模式。有关详细信息，请参见相应的FPGA系列篇章
（ 4 ）有关的Altera FPGA中的AS方案的配置引脚I / O要求的详细信息，请参见相应的FPGA系列手册
配置篇..
该FPGA作为配置在主配置流程，并提供
时钟输出到串行配置器件。该FPGA实现串行配置
设备通过拉动
NCS
低信号通过
NCSO
信号（参照
和
接着，在FPGA发送到串行指令和地址
通过配置设备
ASDO
信号。串行配置器件响应
通过将配置数据发送到FPGA的说明书
DATA0
引脚上的
的下降沿
DCLK 。
该数据被锁存到FPGA上的下一个
DCLK
信号的
下降沿。
1
之前， FPGA进入配置模式，确保V
CC
在EPCS的准备。如果
是不是，你必须持有
送到nCONFIG
低到EPCS的所有电源轨都准备好了。
FPGA的控制
的nSTATUS
和
CONF_DONE
在AS配置过程中引脚
模式。如果
CONF_DONE
信号不高，配置或者结束
信号变高太早，在FPGA将脉其
的nSTATUS
引脚为低电平启动
重新配置。在成功的配置中，FPGA释放
CONF_DONE
引脚，允许外部10 - k电阻上拉该信号为高电平。初始化开始
后
CONF_DONE
变高。初始化后，在FPGA进入用户模式。
f
有关配置AS模式或其他的FPGA的详细信息
配置模式，请参阅配置一章中相应的设备
手册。
ALTERA [ ALTERA CORPORATION ]
