时序信息
参数指定在V
CC
供给电流时,该设备是在活性
功率模式和我
CC0
参数指定的当前时,该设备
在待机功率模式(见
上电复位
在初始上电,上电复位延迟发生,保证系统电压
水平已趋于稳定。在AS配置的FPGA控制的
构,并具有较长的POR延迟比串行配置
装置。因此, POR延迟是由的Stratix II FPGA管辖
(通常为12毫秒或100毫秒)或Cyclone器件(通常为100毫秒)。
错误检测
在与串行配置器件, FPGA的AS配置
监控通过配置状态
的nSTATUS
和
CONF_DONE
销。如果出现错误条件(的nSTATUS驱动低),或者如果
CONF_DONE
脚不走高, FPGA将启动重新配置
通过脉冲
的nSTATUS
和
NCSO
信号,控制该芯片选择
引脚串行配置器件( NCS )上。
错误后,自动配置,如果重新启动
自动重启
当帧错误
选项是打开的Quartus II软件。如果
选项处于关闭状态,则系统必须监视
的nSTATUS
信号
错误,然后将脉冲
送到nCONFIG
信号从低到重新配置。
定时
信息
示出了用于写操作的序列的时序波形
配置设备。
图4-16 。写操作时序
t
CSH
NCS
t
NCSH
DCLK
t
DSU
ASDI
位
n
t
DH
位
n
-
1
位0
t
NCSSU
t
CH
t
CL
数据
高阻抗
4–24
配置手册,第2卷
Core版本A.B.C变量
Altera公司。
2004年7月