2–2
第2章：在Cyclone III器件系列逻辑单元和逻辑阵列模块
逻辑元件
显示的LE对Cyclone III器件系列。
图2-1 。的Cyclone III器件系列的LE
寄存器链
从路由
上一页LE
LE进位
注册绕道
LAB-宽
同步LAB-宽
可编程
同步
负载
注册
明确
数据1
数据2
数据3
数据4
查表进
链
（ LUT）的
同步
加载和
清晰的逻辑
D
Q
行，列，
并直接链接
路由
ENA
CLRN
labclr1
labclr2
片宽
RESET
异步
清晰的逻辑
行，列，
并直接链接
路由
当地
路由
寄存器反馈
（ DEV_CLRn ）
时钟&
时钟使能
SELECT
LE进位
labclk1
labclk2
labclkena1
labclkena2
寄存器链
产量
LE特点
您可以配置每个LE为D，T ， JK和SR触发器的可编程寄存器
操作。每个寄存器有数据，时钟，时钟使能和清除输入。信号
使用全局时钟网络，通用I / O引脚，或任何内部逻辑可
驱动寄存器的时钟和明确的控制信号。无论是通用I / O
引脚或内部逻辑能够驱动时钟使能。对于组合功能，该
LUT输出绕过登记和直接驱动到LE输出。
每个LE有三个输出，推动本地，行和列的布线资源。该
LUT或寄存器输出独立驱动这三个输出。两个LE输出
驱动列或行和直接链接路径的连接，而一个LE驱动
本地互联资源。这允许LUT驱动一个输出，而
寄存器驱动另一个输出。此功能称为寄存器包装，提高了设备
利用率，因为该设备可使用寄存器和的LUT无关
功能。当使用LAB全同步负载控制信号不可用
注册包装。关于同步加载控制信号的更多信息，请参阅
to
寄存器反馈模式允许寄存器输出反馈到的LUT的
同样LE以确保该寄存器是挤满了它自己的扇出的LUT ，提供
另一机制为提高接头。该LE还可以驱除注册和
未注册的版本的LUT输出的。
的Cyclone III器件手册
第1卷
2011年12月Altera公司
ALTERA [ ALTERA CORPORATION ]
