9–32
第9章：在Cyclone III器件系列配置，设计安全和远程系统升级
配置特性
给出了推荐的平衡明星路由多个总线主控器
接口以最大限度地减少信号完整性问题。
图9-12 。平衡之星路由
外
主设备
N
(2)
DCLK
M
(1)
的Cyclone III
主设备
N
(2)
美光闪存
注释
（ 1 ） Altera并不建议
M
以超过6英寸处所列
（ 2 ） Altera建议使用平衡明星路由。尽量保持
N
长度相等且尽可能短，以减少
从传输线路反射噪声。该
M
长度适用于这种设置。
估算AP配置时间
AP配置时间是由它需要从传输数据的时间占主导地位
并行闪存到Cyclone III器件。这个并行接口是由锁定
的Cyclone III
DCLK
输出（来自内部振荡器生成的） 。作为上市
该
DCLK
当使用最小频率40 MHz振荡器是
20兆赫（ 50纳秒） 。在字宽级联编程，所述
DATA[15..0]
总线传输一个
16位的字，并且基本上减少配置时间约在AS的1/16
配置时间。因此，在最高配置的时间估计为
EP3C40装置（ 9600000比特的未压缩数据）被限定
和
式（9-4） 。
最大DCLK期
SIZE
----------------------------------------------------------------
=
预计最高配置TI
每个时钟周期16位
式（9-5） 。
50纳秒
-
9600000字节
----------------
=
30毫秒
16位
为了估计一个典型的配置时间，使用典型的
DCLK
期间上市
与典型的
DCLK
的33.33周期是，在典型的配置时间是
20毫秒。
的Cyclone III器件手册
第1卷
2012年8月Altera公司
ALTERA [ ALTERA CORPORATION ]
