7–18
在Cyclone III器件系列高速差分接口：第7章
软件概述
■
更长的痕迹有更多的电感和电容。这些痕迹必须尽可能
短越好，以限制信号完整性问题。
将端接电阻尽可能靠近接收器输入管脚越好。
使用表面贴装元件。
避免90 °角的电路板走线。
使用高性能的连接器。
设计和背板走线卡，使走线阻抗的匹配阻抗
连接器和终止。
保持相等数目的通孔的两个信号路径。
创造平等的走线长度，以避免信号之间的偏差。不平等的走线长度
导致错位的过境点，并降低系统的利润为
发射器通道至通道偏移（ TCCS ）值增加。
限制过孔，因为它们会导致中断。
保持开关晶体管到晶体管逻辑（TTL）从差动信号远
信号，以避免可能出现的噪声耦合。
在做以上的差分信号路径没有TTL时钟信号的地区。
分析系统电平信号。
■
■
■
■
■
■
■
■
■
■
■
f
有关PCB布局指南的详细信息，请参阅
和
应用
注。
软件概述
的Cyclone III器件系列高速I / O系统接口的核心逻辑创建
由Quartus II软件宏功能，因为它们不具有专用电路
对于SERDES 。 Cyclone III器件系列采用的I / O寄存器和LE寄存器
改善时序性能和支持SERDES 。 Altera公司的Quartus II
软件允许您使用ALT LVDS来设计你的高速接口
宏功能。该宏功能实现无论是高速解串器
接收机或高速串行发射机。有在参数列表
ALTLVDS宏功能，可以设置基于自定义您的SERDES
设计要求。宏功能进行了优化，使用的Cyclone III器件系列
资源以最有效的方式建立高速I / O接口。
1
当您使用Cyclone III器件系列的宏功能ALTLVDS ，
接口总是先发送您的并行数据的MSB 。
f
有关使用设计的高速I / O系统接口的详细信息
的ALTLVDS宏功能，请参阅
和
的Cyclone III器件手册
第1卷
2011年12月Altera公司
ALTERA [ ALTERA CORPORATION ]
