6–16
第6章：在Cyclone III器件系列的I / O特性
I / O组
f
有关Cyclone III器件家庭信息
差PPDS ， LVDS ，
迷你LVDS ， RSDS
I / O和总线LVDS （ BLVDS ）标准终止，请参阅
篇章。
I / O组
I / O上的Cyclone III器件系列引脚被组合到I / O插槽，以及
每个银行都有一个单独的电源总线。的Cyclone III和Cyclone III LS器件有八个
I / O块，如图
每个器件的I / O引脚与一个1相关的/ O
银行。所有的单端I / O标准在所有银行，除了支持
HSTL-12
II级，
这是只有在列I / O支持的银行。所有差分I / O标准
在所有的银行都支持。唯一的例外是
II HSTL - 12级，
这是唯一
列I / O支持的银行。
图6-10 。的Cyclone III器件系列的I / O银行
I / O块8
I / O块7
所有I / O支持银行：
3.3 -V LVTTL / LVCMOS
3.0 -V LVTTL / LVCMOS
2.5 -V LVTTL / LVCMOS
1.8 -V LVTTL / LVCMOS
1.5 -V LVCMOS
1.2 -V LVCMOS
PPDS
LVDS
RSDS
迷你LVDS
总线LVDS （ 7 ）
LVPECL
(3)
SSTL - 2 I类和II
SSTL - 18 I类和II
HSTL - 18 I类和II
HSTL - 15 I类和II
HSTL - 12 I类和II
(4)
差分SSTL - 2
(5)
差分SSTL - 18
(5)
差分HSTL - 18
(5)
差分HSTL - 15
(5)
差分HSTL - 12
(6)
I / O组6
I / O组2
I / O库1
I / O组3
I / O块4
注释
（ 1）这是硅芯片的顶视图。这仅仅是一个图形表示。对于确切的插针位置，请参考引脚列表和Quartus II软件。
（ 2 ）真差分（ PPDS ，
LVDS ，迷你-LVDS
和
RSDS
I / O标准）输出行I / O支持的银行1 ， 2 ， 5 ，和6只。外部电阻
都需要在列I / O块的差分输出。
（3）将
LVPECL
I / O标准仅支持时钟输入引脚。这个I / O标准不支持输出管脚。
（4）在
HSTL - 12 II类
支撑在列仅I / O块3,4 ，7和8 。
（5）将
差分SSTL - 18
和
SSTL -2，差分SSTL -18，
和
HSTL-15
I / O标准仅支持时钟输入管脚和锁相环
路（PLL ）的输出时钟管脚。
差分SSTL - 18 ，差分SSTL - 18 ，
和
HSTL-15
I / O标准不支持二级输出。
（ 6）
差分HSTL - 12
I / O标准仅支持时钟输入管脚和PLL时钟输出引脚。
差分HSTL - 12 II级
支持
只有在列I / O块3 ， 4 ， 7 ， 8 。
(7)
BLVDS
输出使用两个单端输出，编程为反转的第二输出。
BLVDS
投入使用
LVDS
输入缓冲器。
的Cyclone III器件手册
第1卷
2012年7月Altera公司
I / O块5
ALTERA [ ALTERA CORPORATION ]
