在Cyclone III器件系列高速差分接口：第7章
高速I / O标准支持
7–9
显示了一个典型BLVDS拓扑与多个发射器和接收器
对。
图7-4 。 BLVDS拓扑采用Cyclone III器件系列发射机和接收机
V
CC
100 kΩ
50
Ω
R
T
50
Ω
100 kΩ
50
Ω
50
Ω
50
Ω
50
Ω
GND
R
S
R
S
R
S
50
Ω
50
Ω
50
Ω
50
Ω
50
Ω
100 k
Ω
GND
R
S
50
Ω
50
Ω
50
Ω
R
T
V
CC
100 kΩ
R
S
的Cyclone III器件系列
的Cyclone III器件系列
R
S
产量
数据
输入
数据
产量
数据
输入
数据
产量
数据
输入
数据
该BLVDS I / O标准支持Cyclone III器件的所有I / O银行
家人。该LVDS发送器使用两个单端输出缓冲器与第二
输出缓冲器编程为反转，而LVDS接收器使用真正的LVDS
输入缓冲器。发射器和接收器共享相同的管脚。使能输出（ OE ）
信号需要三态输出缓冲器时LVDS输入缓冲器接收一个
信号。
f
有关BLVDS I / O特性和电气规范的详细信息，请参阅
该
中的第1卷第一章
的Cyclone III
器件手册
和
和
章节。
f
有关实现BLVDS界面的详细信息和设计实例
在Cyclone III器件系列，是指
与BLVDS设计
该LVDS双向通信要求终止在总线两端
在BLVDS 。端接电阻（R
T
）必须在母线差动阻抗相匹配，
而这又取决于该总线上的负载。增加负载减小的
母线差动阻抗。随着终端在总线的两端，是终止
在输入缓冲器中的两个信号之间不必需的。一个单一的串联电阻（R
S
）是
在输出缓冲器需要匹配输出缓冲器阻抗的
传输线阻抗。然而，这种串联电阻的影响的电压摆幅在
输入缓冲器。的最大数据速率达到取决于许多因素。
1
Altera建议您使用IBIS模型，同时进行仿真
考虑因素，如总线负载，终止值，输出和输入
总线上的缓冲器位置，以确保所要求的性能来实现的。
2011年12月
Altera公司。
的Cyclone III器件系列
OE
OE
OE
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
