的Cyclone II架构
图2-2
显示的Cyclone II LE 。
图2-2 。的Cyclone II LE
寄存器链
从路由
上一页LE
LAB-宽
注册绕道
负载
LAB-宽
PACKED
同步
寄存器选择
明确
LAB送修
可编程
注册
data1
data2
data3
data4
查询
表
（ LUT）的
携带
链
同步
加载和
清晰的逻辑
D
Q
行，列，
并直接链接
路由
ENA
CLRN
行，列，
并直接链接
路由
labclr1
labclr2
片宽
RESET
（ DEV_CLRn ）
异步
清晰的逻辑
本地路由
时钟&
时钟使能
SELECT
labclk1
labclk2
labclkena1
labclkena2
LAB进位
注册
反馈
寄存器链
产量
每个LE的可编程寄存器可以为D，T ， JK或SR配置
操作。每个寄存器有数据，时钟，时钟使能和清除输入。
使用全局时钟网络，通用I / O引脚的信号，或
任何内部逻辑能够驱动寄存器的时钟和明确的控制信号。
无论是通用I / O引脚和内部逻辑能够驱动时钟
启用。对于组合功能的LUT输出绕过
注册并直接驱动到LE输出。
每个LE有三个输出，推动本地，行和列路由
资源。该LUT或寄存器输出可以驱动这三个输出
独立。两个LE输出驱动器列或行和直接的联系
路由连接和一个驱动局部互连资源，使
该LUT驱动一个输出，而寄存器驱动另一个输出。这
功能，注册包装，提高了设备的利用率，因为设备
可以使用寄存器和LUT无关的函数。当使用
注册包装， LAB全同步负载控制信号不
可用。看
第2-8页的“ LAB控制信号”
了解更多信息。
Altera公司。
2007年2月
2–3
Cyclone II器件手册，卷1
ALTERA [ ALTERA CORPORATION ]
