功能说明
第9页
最后，配置控制器还配置过程中管理的错误。一
CONF_DONE
当对FPGA不解除断言发生错误的
CONF_DONE
信号中
64
DCLK
配置数据的最后比特之后的周期进行发送。当一个
CONF_DONE
被检测到错误时，控制器脉冲的
OE
线低，这拉
的nSTATUS
信号
低，触发另一个配置周期。
在FPGA检测到损坏的时候循环冗余校验（ CRC ）错误发生
配置数据。这种损坏可能是对噪声耦合的结果
板等上的配置的信号差的信号完整性。当这个错误是
由FPGA信号（通过驱动
的nSTATUS
信号低电平）时，控制器停止
配置。如果
自动重启配置错误后，
选项在启用
FPGA ，它释放了
的nSTATUS
后复位超时周期和控制器信号
尝试重新配置的FPGA 。
后FPGA配置过程完成后，控制器驱动
DCLK
针
低，并且
数据[ ]
销高。此外，控制器三态其内部
接口的闪存，能够在flash地址的内部弱上拉
和控制线，并支持总线保持电路的闪光数据线等。
以下各节描述了所支持的不同配置方案
EPC设备FPP ， PS和并发配置方案。
f
欲了解更多信息，请参阅配置本章相应的设备
手册。
CON组fi guration信号
列出了EPC设备和Altera的配置信号连接
FPGA中。
表4.配置信号
EPC器件引脚
数据[ ]
DCLK
Altera的FPGA引脚
数据[ ]
DCLK
描述
从EPC装置发送到所述配置数据
的FPGA ，它被锁存的上升沿
DCLK 。
使用由FPGA的EPC装置产生的时钟来锁存
提供的配置数据
数据[ ]
销。
从EPC设备的开漏输出，用于
使用启动配置启动重新配置FPGA
（ INIT_CONF ） JTAG指令。此连接是不是
如果需要的
INIT_CONF
JTAG指令是不需要的。
If
n
INIT
_
CONF
未连接到
送到nCONFIG ，送到nCONFIG
必须连接到V
CC
直接地或者通过一个上拉
电阻器。
漏极开路双向配置状态信号，
该驱动为低电平无论是EPC设备或FPGA
在POR和配置过程中发出错误信号。
低脉冲上
OE
复位的EPC设备控制器。
由FPGA驱动的配置完成输出信号。
nINIT_CONF ，
哪
送到nCONFIG
OE
的nSTATUS
NCS
CONF_DONE
2012年1月
Altera公司。
增强型配置（ EPC ）设备数据表
ALTERA [ ALTERA CORPORATION ]
