欢迎访问ic37.com |
会员登录 免费注册
发布采购

EPF6024ABC256-3 参数 Datasheet PDF下载

EPF6024ABC256-3图片预览
型号: EPF6024ABC256-3
PDF下载: 下载PDF文件 查看货源
内容描述: [Loadable PLD, CMOS, PBGA256, BGA-256]
分类和应用: 时钟LTE输入元件可编程逻辑
文件页数/大小: 52 页 / 374 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EPF6024ABC256-3的Datasheet PDF文件第10页浏览型号EPF6024ABC256-3的Datasheet PDF文件第11页浏览型号EPF6024ABC256-3的Datasheet PDF文件第12页浏览型号EPF6024ABC256-3的Datasheet PDF文件第13页浏览型号EPF6024ABC256-3的Datasheet PDF文件第15页浏览型号EPF6024ABC256-3的Datasheet PDF文件第16页浏览型号EPF6024ABC256-3的Datasheet PDF文件第17页浏览型号EPF6024ABC256-3的Datasheet PDF文件第18页  
FLEX 6000 Programmable Logic Device Family Data Sheet  
Figure 7. LE Operating Modes  
Normal Mode  
Cascade-In  
Carry-In  
LE-Out  
data1  
data2  
PRN  
D
Q
4-Input  
LUT  
data3  
data4  
CLRN  
Cascade-Out  
Arithmetic Mode  
Carry-In  
Cascade-In  
LE-Out  
PRN  
data1  
data2  
D
Q
3-Input  
LUT  
CLRN  
3-Input  
LUT  
Cascade-Out  
Carry-Out  
LAB-Wide  
Synchronous  
Load (3)  
Counter Mode  
LAB-Wide Synchronous  
Clear (3)  
Cascade-In  
Carry-In  
(1)  
data1 (2)  
data2 (2)  
PRN  
3-Input  
LUT  
LE-Out  
D
Q
data3 (data)  
CLRN  
3-Input  
LUT  
Carry-Out Cascade-Out  
Notes:  
(1) The register feedback multiplexer is available on LE 2 of each LAB.  
(2) The data1 and data2 input signals can supply a clock enable, up or down control, or register feedback signals for  
all LEs other than the second LE in an LAB.  
(3) The LAB-wide synchronous clear and LAB-wide synchronous load affect all registers in an LAB.  
14  
Altera Corporation  
 
 复制成功!