欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP3C120F484C8NES 参数 Datasheet PDF下载

EP3C120F484C8NES图片预览
型号: EP3C120F484C8NES
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 119088 CLBs, 472.5MHz, PBGA484, 23 X 23 MM, 2.60 MM HEIGHT, 1 MM PITCH, LEAD FREE, FBGA-484]
分类和应用: 时钟可编程逻辑
文件页数/大小: 34 页 / 367 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP3C120F484C8NES的Datasheet PDF文件第8页浏览型号EP3C120F484C8NES的Datasheet PDF文件第9页浏览型号EP3C120F484C8NES的Datasheet PDF文件第10页浏览型号EP3C120F484C8NES的Datasheet PDF文件第11页浏览型号EP3C120F484C8NES的Datasheet PDF文件第13页浏览型号EP3C120F484C8NES的Datasheet PDF文件第14页浏览型号EP3C120F484C8NES的Datasheet PDF文件第15页浏览型号EP3C120F484C8NES的Datasheet PDF文件第16页  
1–12  
Chapter 1: Cyclone III Device Data Sheet  
Electrical Characteristics  
Table 1–14. Cyclone III Devices Single-Ended SSTL and HSTL I/O Reference Voltage Specifications (Note 1)  
V
CCIO (V)  
VREF (V)  
Typ  
VTT (V) (Note 2)  
I/O  
Standard  
Min  
Typ  
Max  
Min  
Max  
Min  
Typ  
Max  
SSTL-2  
Class I, II  
2.375 2.5 2.625  
1.19  
1.25  
0.9  
1.31  
V
V
REF – 0.04  
REF – 0.04  
0.85  
VREF  
VREF  
VREF + 0.04  
SSTL-18  
Class I, II  
1.7  
1.8  
1.8  
1.9  
0.833  
0.85  
0.969  
0.95  
VREF + 0.04  
0.95  
HSTL-18  
Class I, II  
1.71  
1.89  
0.9  
0.9  
HSTL-15  
Class I, II  
1.425 1.5 1.575  
0.71  
0.75  
0.79  
0.71  
0.75  
0.79  
0.48 * VCCIO (3) 0.5 * VCCIO (3)  
0.47 * VCCIO (4) 0.5 * VCCIO (4)  
0.52 * VCCIO (3)  
0.53 * VCCIO (4)  
HSTL-12  
Class I, II  
1.14  
1.2  
1.26  
0.5 * VCCIO  
Notes to Table 1–14:  
(1) For an explanation of terms used in Table 1–14, refer to “Glossary” on page 1–27.  
(2) VTT of transmitting device must track VREF of the receiving device.  
(3) Value shown refers to DC input reference voltage, VREF(DC)  
(4) Value shown refers to AC input reference voltage, VREF(AC)  
.
.
Table 1–15. Cyclone III Devices Single-Ended SSTL and HSTL I/O Standards Signal Specifications  
V
IL(DC) (V)  
Max  
VREF  
VIH(DC) (V)  
Max  
VIL(AC) (V)  
VIH(AC) (V)  
Max  
VOL (V)  
VOH (V)  
Min  
I/O  
IOL  
IOH  
Standard  
(mA) (mA)  
Min  
Min  
Min  
Max  
VREF  
0.35  
Min  
Max  
SSTL-2  
Class I  
VREF  
+
VREF  
+
VTT –  
0.57  
VTT +  
0.57  
8.1  
–8.1  
0.18  
0.18  
0.35  
SSTL-2  
Class II  
VREF  
VREF  
+
VREF  
0.35  
VREF  
+
VTT –  
0.76  
VTT +0.76 16.4 –16.4  
0.18  
0.18  
0.35  
SSTL-18  
Class I  
VREF  
VREF  
+
VREF  
0.25  
VREF  
+
VTT –  
0.475  
VTT +  
6.7  
–6.7  
0.125  
0.125  
0.25  
0.475  
VCCIO  
0.28  
SSTL-18  
Class II  
VREF  
VREF  
+
VREF  
0.25  
VREF  
+
0.28  
0.4  
0.4  
0.4  
0.4  
13.4 –13.4  
0.125  
0.125  
0.25  
HSTL-18  
Class I  
VREF  
0.1  
VREF  
0.1  
+
+
VREF  
0.2  
VREF  
+
V
CCIO – 0.4  
8
16  
8
–8  
–16  
–8  
0.2  
HSTL-18  
Class II  
VREF  
VREF  
VREF  
0.2  
VREF  
+
VCCIO  
0.4  
0.1  
0.1  
0.2  
HSTL-15  
Class I  
VREF  
VREF  
+
VREF  
0.2  
VREF  
+
VCCIO  
0.4  
0.1  
0.1  
0.2  
HSTL-15  
Class II  
VREF  
VREF  
+
VREF  
0.2  
VREF  
+
VCCIO  
0.4  
16  
8
–16  
–8  
0.1  
0.1  
0.2  
HSTL-12  
Class I  
VREF  
VREF  
+
VREF  
0.15  
VREF  
+
0.25 ×  
VCCIO  
0.75 ×  
VCCIO  
–0.15  
–0.15  
VCCIO + 0.15 –0.24  
V
V
CCIO + 0.24  
CCIO + 0.24  
0.08  
0.08  
0.15  
HSTL-12  
Class II  
VREF  
VREF  
+
VREF  
0.15  
VREF  
+
0.25 ×  
VCCIO  
0.75 ×  
VCCIO  
VCCIO + 0.15 –0.24  
14  
–14  
0.08  
0.08  
0.15  
f
For more illustrations of receiver input and transmitter output waveforms, and for  
other differential I/O standards, refer to the High-Speed Differential Interfaces in  
Cyclone III Devices chapter.  
Cyclone III Device Handbook, Volume 2  
© January 2010 Altera Corporation