Timing Model
Table 5–78. Maximum Output Toggle Rate on Stratix II Devices (Part 2 of 5)
Note (1)
Column I/O Pins (MHz)
Row I/O Pins (MHz) Clock Outputs (MHz)
Drive
Strength
I/O Standard
-3
-4
-5
-3
-4
-5
-3
-4
-5
SSTL-18 Class I
4 mA
6 mA
200
350
450
500
700
200
400
450
550
300
500
650
700
700
500
550
650
350
500
700
700
700
600
650
700
400
400
350
400
400
150
250
300
400
550
200
350
400
500
300
450
600
650
700
500
500
550
300
500
650
700
700
600
600
650
300
400
350
350
400
150
200
300
400
400
150
350
400
450
300
450
600
600
650
450
500
550
300
450
600
650
700
550
600
600
300
350
300
350
350
200
350
450
500
-
150
250
300
400
-
150
200
300
400
-
200
350
450
500
650
200
400
450
550
300
500
650
700
700
500
550
550
350
500
700
700
700
600
650
700
400
400
350
400
400
150
250
300
400
550
200
350
400
500
300
450
600
650
700
500
500
550
300
500
650
700
700
600
600
650
300
400
350
350
400
150
200
300
400
400
150
350
400
450
300
450
600
600
650
450
500
550
300
450
600
650
700
550
600
600
300
350
300
350
350
8 mA
10 mA
12 mA
8 mA
SSTL-18 Class II
-
-
-
16 mA
18 mA
20 mA
4 mA
-
-
-
-
-
-
-
-
-
1.8-V HSTL
Class I
300
500
650
700
700
-
300
450
600
650
700
-
300
450
600
600
650
-
6 mA
8 mA
10 mA
12 mA
16 mA
18 mA
20 mA
4 mA
1.8-V HSTL
Class II
-
-
-
-
-
-
1.5-V HSTL
Class I
350
500
700
-
300
500
650
-
300
450
600
-
6 mA
8 mA
10 mA
12 mA
16 mA
18 mA
20 mA
8 mA
-
-
-
1.5-V HSTL
Class II
-
-
-
-
-
-
-
-
-
Differential
SSTL-2 Class I (3)
400
400
350
350
-
300
400
350
350
-
300
350
300
297
-
12 mA
16 mA
20 mA
24 mA
Differential
SSTL-2 Class II
(3)
5–70
Altera Corporation
May 2007
Stratix II Device Handbook, Volume 1