AS4LC2M8S1
AS4LC1M16S1
®
引脚说明
针
CLK
名字
系统时钟
描述
所有操作都同步到CLK的上升沿。
控制CLK输入。如果CKE为高时，下一个CLK的上升沿是有效的。
如果CKE是低电平时，内部时钟从下一个时钟暂停
周期和脉冲串地址和输出状态被冻结。如果两家银行
是空闲和CKE变低，对SDRAM将进入省电模式
从下一个时钟周期。当在掉电模式和CKE是
低，无输入命令将被确认。退出掉电
模式，提高CKE高CLK的上升沿之前。
启用或通过屏蔽或启用所有输入禁用设备操作
除了CLK ， CKE ， UDQM / LDQM （ × 16 ） ， DQM （ × 8 ） 。
行和列地址被复用。行地址： A0 〜 A10 。
列地址（ 2M × 8 ） ： A0 〜 A8 。列地址（ 1M × 16 ） ：
A0~A7.
存储器单元阵列被组织成2组。 A11选择哪些内部
银行将被激活。在银行激活A11被锁定，读，写，
模式寄存器组，和预充电操作。声称A11低
选择A银行; A11高选择银行B.
命令输入。
RAS ，CAS和WE ，随着CS ，定义命令是
输入。
控制I / O缓冲器。当DQM为高电平时，输出缓冲器被禁用
在读操作和输入数据的写入期间被屏蔽
操作。 DQM延迟2个时钟，用于读取和0的时钟写入。
对于× 16 ， LDQM控制的低字节（ DQ0 - 7 ）和UDQM
控制高字节（ DQ8 - 15 ） 。 UDQM和LDQM是
被认为是在同一个状态时，作为DQM到统称。
数据输入/输出复用。
电源和接地核心逻辑和输入缓冲器。
电源和地对数据输出缓冲器。
CKE
时钟使能
CS
芯片选择
A0~A10
地址
A11
BANK SELECT
RAS
CAS
WE
行地址选通
列地址选通
写使能
× 8 ： DQM
× 16 ： UDQM ， LDQM
输出禁用/写屏蔽
DQ0~DQ15
V
CC
/V
SS
V
CCQ
/V
SSQ
数据输入/输出
电源/接地
数据输出电源/接地
5/21/01; v.1.1
半导体联盟
29第3页
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
