[AK4414]
TDM128 mode (TDM0= “H”, TDM1= “H”)
BICK Period
Normal Speed Mode
Double Speed Mode
Quad Speed Mode
tBCK
tBCK
tBCK
tBCKL
tBCKH
tBLR
tLRB
tSDH
tSDS
1/128fsn
1/128fsd
1/128fsq
ns
ns
ns
ns
ns
ns
ns
ns
ns
BICK Pulse Width Low
BICK Pulse Width High
BICK “↑” to LRCK Edge
LRCK Edge to BICK “↑”
SDATA1/2 Hold Time
SDATA1/2 Setup Time
14
14
14
14
5
(Note 17)
(Note 17)
5
DSD Audio Interface Timing
DCLK Period
-
tDCK
tDCKL
tDCKH
tDDD
1/64fs
-
ns
ns
ns
ns
160
160
−20
DCLK Pulse Width Low
DCLK Pulse Width High
DCLK Edge to DSDL1/R1/L2/R2 (Note 18)
Control Interface Timing
CCLK Period
20
tCCK
tCCKL
tCCKH
tCDS
200
80
ns
ns
ns
ns
ns
ns
ns
ns
CCLK Pulse Width Low
Pulse Width High
80
CDTI Setup Time
50
CDTI Hold Time
tCDH
tCSW
tCSS
50
CSN High Time
150
50
CSN “↓” to CCLK “↑”
CCLK “↑” to CSN “↑”
tCSH
50
Reset Timing
PDN Pulse Width
(Note 19)
tPD
150
ns
Note 16. 1152fs, 512fs or 768fs /256fs or 384fs /128fs or 192fs を切り替えた場合はPDN pinまたはRSTN bitで
リセットして下さい。
Note 17. この規格値はLRCKのエッジとBICKの“↑”が重ならないように規定しています。
Note 18. データ送信側に要求される値です。
Note 19. 電源投入時はPDN pinを“L”から“H”にすることでリセットがかかります。
MS1476-J-00
2013/01
- 15 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
