HDMP-0482 参数 Datasheet PDF下载

型号：	HDMP-0482
PDF下载：	下载PDF文件查看货源
内容描述：	八细胞端口旁路电路的CDR和数据有效检测 [Octal Cell Port Bypass Circuit with CDR and Data Valid Detection]
分类和应用：	电信集成电路电信电路异步传输模式ATM
文件页数/大小：	12 页 / 146 K
品牌：	AGILENT [ AGILENT TECHNOLOGIES, LTD. ]

该HDMP - 0482的设计允许

CDR放置在任意位置

相对于所述硬盘

插槽。例如，如果逐

PASS [0] - 销浮动，且硬

磁盘插槽A到G的连接

PBC电池1 〜7 ，分别

CDR的功能将被执行

在进入硬盘之前

插槽答：要获得CDR功能

槽G中后， BYPASS [ 1 ] - 必须是

浮动和硬盘插槽A到

摹必须连接到PBC细胞

2,3,4,5,6,7和0。

表1给出了所有可能的

连接。

对于配置，其中CDR

是插槽A之前，一个数据有效

（ FM_NODE [ 0 ] _DV ）引脚指示

是否输入的数据上

FM_NODE [0] ±有效光纤

信道的数据。此外，一个

振幅有效（ FM_NODE [7]的AV ）

销示出的信号的状态

在FM_NODE [7] 。

FM_NODE(7)_AV

BYPASS1

BYPASS2

BYPASS3

BYPASS4

BYPASS5

BYPASS6

BYPASS7

FM_NODE[0]_DV

CDR

MODE_VDD

BYPASS0

FSEL

REFCLK

RFCM

MODE_VDD

BYPASS0

图1. HDMP - 0482的框图。

HDMP - 0482框图

CDR

时钟和数据恢复

（CDR）的块负责

频率和相位锁定到

输入的串行数据流

和重采样输入

基于所恢复的数据

时钟。具有自动锁定

功能允许CDR锁定

到的输入数据流

无需外部培训CON-

trols 。它通过不断地做这个

频率锁定到

106.25 MHz参考时钟

（ REFCLK ），然后相

锁定到输入数据

流。一旦位锁定， CDR

产生一个高速采样

时钟。这个时钟用于

样或重复输入

数据，以产生CDR的输出。

CDR的抖动规范

本数据表中列出的假设

一个输入端，一直是8B / 10B

编码。

DV输出

数据有效（ DV ）模块检测

如果传入的数据上

FM_NODE [0] ±有效光纤

信道的数据。该DV检查

充足的K28.5 +字符（每

光纤通道帧的规则）和

对于运行长度违规（每8B /

上的数据10B编码）

走出CDR的。该

FM_NODE [0] _DV输出是

拉低如果运行长度违例

灰（ RLV ）时，或者，如果有

没有逗号检测（ NCD）的

足够的时间。它被拉高，如果

没有发现任何错误。一个RLV错误

被定义为任何连续

1或0的序列大于

5中的串行数据比特流。

一个NCD错误指示

不存在一个7位图形的

（ 0011111 ）中存在的正

差距逗号（ K28.5 + ）

字符。一个K28.5 +字符

应发生在开头

每个光纤通道帧

2148字节（或21480串行位），

内以及多次和

帧之间。如果这7位

图案是不是内发现2

位（ 31 〜

µs)

间隔的慢性非传染性疾病

产生错误。

IC37:专业IC行业平台

专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

网站导航 Datasheet资料库电子术语电子百科

服务中心 常见问题委托交易会员服务

关于我们 公司简介联系我们免责申明

产品索引：A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9

深圳网络警察报警平台公共信息安全网络监察经营性网站备案信息不良信息举报中心工商网监电子标识全国公安机关备案