ADV7127
3.3 V时序规范
参数
模拟输出
模拟输出延迟，T
6
模拟输出上升/下降时间，t
74
模拟量输出转换时间，t
85
模拟输出偏斜，T
96
时钟控制
f
CLK7
f
CLK7
f
CLK7
数据和控制设置，T
26
数据和控制保持，T
26
时钟脉宽高，T
4
时钟脉冲宽度低吨
56
时钟脉冲宽度高t
46
时钟脉冲宽度低吨
56
时钟脉冲宽度高t
46
时钟脉冲宽度低吨
56
流水线延迟，T
PD6
PSAVE截至时间，t
10 6
PDOWN截至时间，t
118
3
2
1
(V
AA
= +3.0 V–3.6 V , V
REF
= 1.235 V ，R
SET
= 560 。所有规格牛逼
民
给T
最大
除非
另有说明，T
j max的情况
= 110 C)
民
典型值
7.5
1.0
15
1
最大
单位
ns
ns
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
ns
条件
2
50
140
240
50兆赫级
140兆赫级
240兆赫级
1.5
2.5
1.1
1.4
2.85
2.85
8.0
8.0
1.0
f
最大
= 240兆赫
f
最大
= 240兆赫
f
最大
= 140兆赫
f
最大
= 140兆赫
f
最大
= 50 MHz的
f
最大
= 50 MHz的
1.0
4
320
1.0
10
笔记
1
时序规格为3.0 V输入电平测量（V
IH
）和0 V （V
IL
） 0为5 V和3.3 V电源。
2
这些最大和最小规格都保证在这个范围内。
3
温度范围：T已
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240兆赫。
4
上升时间是从10％到90 ％点处的零到满量程转换测得，从满量程转换的90 ％到10％点下降时间。
5
从测量的满量程转换的50％点的最终值2 ％ 。
6
通过特性保证。
7
f
CLK
在125 MHz的最高规格的生产测试，这里指定的5 V限制由特性保证。
8
这掉电功能仅适用于在TSSOP封装的ADV7127 。
特定网络阳离子如有更改，恕不另行通知。
t
3
t
4
时钟
t
5
t
2
数字输入
(D9–D0)
数据
t
1
模拟输出
(I
OUT
, I
OUT
)
t
8
t
6
t
7
注意事项：
1.输出延迟（
t
6
）从测50 ％点上涨
EDGE时钟到50％点满刻度的迁移。
2.输出上升/下降时间（
t
7
）测得的10 ％和之间
90 ％点的满量程转换。
3.过渡时间（
t
8
）从测50％点满
量程转换在2 ％最终的产值。
图1.时序图
第0版
–7–
AD [ ANALOG DEVICES ]
