ADV7125
3.3 V时序规范
V
AA
= 3.0 V至3.6 V ，
V
REF
= 1.235 V ，R
SET
= 560 Ω, C
L
= 10 pF的。所有规格牛逼
民
给T
最大
,
2
除非另有说明，T
j max的情况
= 110°C.
表4 。
参数
模拟输出
模拟输出延迟，
模拟输出上升/下降时间
模拟量输出转换时间
模拟输出偏斜
6
时钟控制
时钟频率
7
符号
t
6
t
7
t
8
t
9
f
CLK
民
典型值
7.5
1.0
15
1
最大
单位
ns
ns
ns
ns
兆赫
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
50兆赫级
140兆赫级
240兆赫级
330兆赫级
条件
2
50
140
240
330
时钟周期
时钟脉冲宽度高
时钟脉冲宽度低
PSAVE运行时间
1
2
t
1
t
2
t
3
t
4
t
5
t
4
t
5
t
4
t
5
t
4
t
5
t
PD
t
10
0.2
1.5
3
1.4
1.4
1.875
1.875
2.85
2.85
8.0
8.0
1.0
f
CLK_MAX
= 330兆赫
f
CLK_MAX
= 330兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 50 MHz的
f
CLK_MAX
= 50 MHz的
1.0
4
1.0
10
这些最大和最小规格都保证在这个范围内。
温度范围：T已
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至+ 70°C在240 MHz和330 MHz的。
3
时序规格为3.0 V输入电平测量（V
IH
）和0 V （V
IL
）的3.3 V电源。
4
上升时间是从10％到90 ％点处的零到满量程转换测得，从满量程转换的90 ％到10％点下降时间。
5
从测量的满量程转换的50％点的最终值2 ％ 。
6
通过特性保证。
7
f
CLK
在这里指定的特性都保证125 MHz和5 V最大极限规格生产测试。
t
3
t
4
t
5
时钟
t
2
数字输入
（ R7至R0 ， G7于G0 ， B7到B0 ，
SYNC ， BLANK ）
t
1
t
6
t
8
模拟输出
（ IOR ， IOR ， IOG ， IOG ， IOB ， IOB ）
t
7
笔记
1.输出延迟（
t
6
）从测50 ％，点时钟的上升沿到50％点
作者：满量程转换。
2.输出上升/下降时间（
t
7
）测得的10 ％和90 ％的满量程转换点之间。
3.过渡时间（
t
8
）从测50％点的满量程转换以内的2 ％
最终的输出值。
图2.时序图
版本C |第16页6
03097-002
AD [ ANALOG DEVICES ]
