ADV7123
参数
总谐波失真
f
CLK
= 50 MHz的; ˚F
OUT
= 1.00 MHz的
T
A
= 25°C
T
民
给T
最大
f
CLK
= 50 MHz的; ˚F
OUT
= 2.00 MHz的
f
CLK
= 100 MHz的; ˚F
OUT
= 2.00 MHz的
f
CLK
= 140 MHz的; ˚F
OUT
= 2.00 MHz的
DAC性能
毛刺脉冲
DAC至DAC串扰
数据穿心
时钟馈通
1
2
民
典型值
最大
单位
66
65
64
64
55
10
23
22
33
dBc的
dBc的
dBc的
dBc的
dBc的
PV-秒
dB
dB
dB
这些最大/最小规格是由特性保证在3.0 V至3.6 V范围内。
注意，与内部参考电压，V操作时ADV7123显示出高的性能
REF
.
3
DAC至DAC串扰是通过举办一个DAC高，而其他两个正在从低到高和高到低的转换测量。
4
时钟和数据馈通过冲和下冲的数字输入量的函数。毛刺脉冲包括时钟和数据馈通。
5
TTL输入值是0V到3V时，随着-3 ns的输入上升/下降时间，在10％和90％的点处测量。定时基准点是用于输入和输出的50％。
5 V时序规范
V
AA
= 5 V ± 5%,
V
REF
= 1.235 V ，R
SET
= 560 Ω, C
L
= 10 pF的。所有规格牛逼
民
给T
最大
除非另有说明，T
j max的情况
= 110°C.
表5 。
参数
模拟输出
模拟输出延迟
模拟输出上升/下降时间
模拟量输出转换时间
模拟输出偏斜
时钟控制
时钟频率
符号
t
6
t
7
t
8
t
9
f
CLK
0.5
0.5
0.5
0.5
1.5
4.17
1.875
1.875
2.85
2.85
8.0
8.0
1.0
民
典型值
5.5
1.0
15
1
最大
单位
ns
ns
ns
ns
兆赫
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
时钟周期
ns
50兆赫级
140兆赫级
240兆赫级
条件
2
50
140
240
数据和控制设置
数据和控制保持
时钟周期
时钟脉冲宽度高
时钟脉冲宽度低
时钟脉冲宽度高
时钟脉冲宽度低
时钟脉冲宽度高
时钟脉冲宽度低
流水线延迟
PSAVE运行时间
1
2
t
1
t
2
t
3
t
4
t
5
t
4
t
5
t
4
t
5
t
PD
t
10
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 240兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 140兆赫
f
CLK_MAX
= 50 MHz的
f
CLK_MAX
= 50 MHz的
1.0
2
1.0
10
这些最大和最小规格都保证在这个范围内。
温度范围：T已
民
给T
最大
： -40 ° C至+ 85°C ，在50 MHz和140 MHz时， 0 ° C至70 ℃，在240兆赫。
3
时序规格为3.0 V输入电平测量（V
IH
）和0 V （V
IL
） 0为5 V和3.3 V电源。
4
上升时间是从10％到90 ％点处的零到满量程转换测得，从满量程转换的90 ％到10％点下降时间。
5
从测量的满量程转换的50％点的最终值2 ％ 。
6
通过特性保证。
7
f
CLK
最高规格的生产测试频率为125 MHz ;这里规定的5 V限制由特性保证。
修订版D |页24 7
AD [ ANALOG DEVICES ]
