ADuM1410/ADuM1411/ADuM1412
参数
传播延迟偏斜
通道到通道匹配
ADuM141xBRWZ
最小脉冲宽度
最大数据速率
传播延迟
脉冲宽度失真， |吨
PLH
− t
PHL
随温度变化
传播延迟偏斜
通道到通道匹配，
同向通道
通道到通道匹配，
反方向的通道
所有型号
输出上升/下降时间（ 10 ％至90 ％ ）
共模瞬变
免疫
在逻辑高电平输出。
共模瞬变
免疫
在逻辑低输出
刷新率
输入使能时间
的输入禁止时间
输入动态电源电流元
通道
输出动态电源电流
每通道
1
符号
t
PSK
t
PSKCD / OD
PW
t
PHL
, t
PLH
PWD
t
PSK
t
PSKCD
t
PSKOD
民
典型值
最大
50
50
100
单位
ns
ns
ns
Mbps的
ns
ns
PS /°C的
ns
ns
ns
测试条件
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
C
L
= 15 pF的， CMOS信号电平
10
20
30
5
50
5
30
5
6
t
R
/t
F
|厘米
H
|
25
2.5
35
ns
KV / μs的
C
L
= 15 pF的， CMOS信号电平
V
Ix
= V
DD1
或V
DD2
, V
CM
= 1000 V,
瞬变幅度= 800 V
V
Ix
= 0 V, V
CM
= 1000 V,
瞬变幅度= 800 V
|厘米
L
|
25
35
KV / μs的
f
r
t
启用
t
关闭
I
DDI （ D）
I
DDO （ D）
1.2
2.0
5.0
0.12
0.04
Mbps的
μs
μs
毫安/
Mbps的
毫安/
Mbps的
V
IA
, V
IB
, V
IC
, V
ID
= 0 V或V
DD1
V
IA
, V
IB
, V
IC
, V
ID
= 0 V或V
DD1
在相同的数据速率运行时，所有四个通道的电源电流值进行组合。电源的输出电流值，没有输出负载指定
目前。与单独的通道，在一个给定的数据速率工作的电源电流可如功耗部分中所述进行计算。
参见图8至图10的数据传输速率为空载和负载条件下每通道电源电流的信息。参见图11至
DD1
和V
DD2
电源电流与数据速率关于ADuM1410 / ADuM1411 / ADuM1412通道配置的函数。
2
的最小脉冲宽度为最短的脉冲宽度，在其中规定的脉宽失真得到了保证。
3
的最大数据速率是指在指定的脉宽失真得到保障的最快的数据速率。
4
t
PHL
传播延迟是从50％的水平在V的下降沿的测量
Ix
信号至50％的水平在V的下降沿的
Ox
信号。吨
PLH
传播延迟是
从50％的水平在V的上升沿测量的
Ix
信号至50％的水平在V的上升沿的
Ox
信号。
5
t
PSK
是在T最坏情况下的差的量值
PHL
或T
PLH
即单元在相同的工作温度，电源电压和输出负载之间测量
在推荐的工作条件。
6
同向通道与通道之间的匹配是在任意两个信道之间的传播延迟之差与上同一侧输入的绝对值
隔离屏障。相对的方向的通道至通道匹配是差的，在任何两个通道之间的传播延迟的绝对值
投入上相对隔离安全栅的两侧。
7
|厘米
H
|是可以持续，同时保持V中的最大共模电压的变化率
O
> 0.8 V
DD2
。 |厘米
L
|为最大共模电压的变化率
能够持续维持V
O
< 0.8 V共模电压压摆率适用于上升和下降的共模电压的边缘。瞬间
量值是在其上共模压摆的范围。
8
输入使能时间是指从V的持续时间
关闭
被设置为低，直到输出状态保证匹配输入状态在没有任何输入数据的逻辑
转场。如果一个给定的信道内的输入数据逻辑转换这个时间间隔内发生，则该通道的输出达到内的正确状态
更短的持续时间由本数据手册的传播延迟规格确定。输入禁用时间是指从V的持续时间
关闭
被设置为高
直到输出状态保证达到其编程输出电平，这是由CTRL确定
2
逻辑状态（见表14）。
9
动态电源电流的电源电流要求的信号数据速率提高1 Mbps的增量。参见图8至图10的信息
对每个通道的电源电流为空载和负载条件。请参阅指导功耗节计算每个通道的电源电流
对于给定的数据速率。
修订版G |第24 4
AD [ ANALOG DEVICES ]
