ADSP-21061/ADSP-21061L
ADSP - 21000系列核心架构
指令缓存
在ADSP- 21061包含以下建筑特色
的ADSP- 21000系列核心。在ADSP - 21061的代码和
功能与ADSP - 21060兼容/ ADSP- 21062和
在ADSP- 21020 。
独立，并行计算单位
算术/逻辑单元（ ALU ） ，乘法器和移位器的所有per-
形成单周期指令。三个单元被布置在
平行，最大限度地提高计算吞吐量。多单
功能指令执行的并行ALU和乘法器OP-
操作。这些运算单元支持IEEE 32位单
精度浮点数，扩展精度40位浮点
点和32位定点数据格式。
ADSP-21061/
ADSP-21061L
控制
地址
1个钟
到GND
3
4
CLKIN
EBOOT
LBOOT
IRQ
2-0
旗
3-0
TIMEXP
TCLK0
RCLK0
TFS0
RSF0
DT0
DR0
ADDR
31-0
数据
47-0
RD
WR
确认
MS
3-0
页面
SBTS
SW
ADRCLK
DMAR
1-2
DMAG
1-2
CS
HBR
HBG
REDY
BR
1-6
注册会计师
JTAG
7
主持人
处理器
接口
（可选）
ADDR
数据
血粉
CS
ADDR
数据
数据
ADDR
内存
和
OE
外设
WE
（可选）
确认
数据
CS
BOOT
EPROM
（可选）
在ADSP- 21061包括一个片上指令缓存
使三总线操作的取指令和两个
数据值。缓存是有选择性的，只有他的指令
获取与PM总线的数据访问冲突被缓存。这
可以全速执行核心，循环操作，如
数字滤波器乘法累加和FFT蝶形处理。
数据地址发生器与硬件循环缓冲器
在ADSP- 21061的两个数据地址产生器（ DAG）的imple-
换货循环数据缓冲区中的硬件。循环缓冲器允许
的延时线和其他数据结构高效的编程
在数字信号处理所需的，并且在通常用于
数字滤波器和傅里叶变换。在ADSP- 21061 2
的DAG包含足够的寄存器允许创建高达
32循环缓冲区（小学16寄存器组， 16个二级） 。该
DAG的自动处理地址指针环绕， reduc-
荷兰国际集团的开销，提高性能并简化imple-
心理状态。循环缓冲区可以开始和结束于任何内存
位置。
灵活的指令集
串行
设备
（可选）
48位指令字容纳了各种并行
操作，简洁的编程。例如， ADSP-
21061可以有条件地执行一个乘法，一个加，减法
和一个分支，在一个单一的指令。
ADSP- 21061特征
DMA设备
（可选）
数据
充实的ADSP- 21000系列核心， ADSP- 21061
增加了以下建筑特色：
双端口的片上存储器
串行
设备
（可选）
TCLK1
RCLK1
TFS1
RSF1
DT1
DR1
RPBA
ID
2-0
RESET
在ADSP - 21061包含1兆位的片上SRAM ，奥尔加
认列之为每0.5 Mbits的两家银行。每个银行都有8 16
比特列，每列4K的16位字。每个内存
块是双端口的单周期，由独立访问
核心处理器和I / O处理器或DMA控制器。该
双端口存储器和独立的片上总线允许两个数据
从芯传输，另一个从I / O ，都在一个周期内
（参见图4为ADSP- 21061内存映射） 。
在ADSP - 21061 ，存储器可以被配置为一个最强
32K字的32位数据， 64K字的16位数据的妈妈，
16K字的48位指令（ 40位数据） ，或组合
不同的字系统蒸发散尺寸高达1兆位。所有的存储器
可被访问的16位， 32位或48位。
一个16位浮点存储格式支持的effec-
tively加倍可存储在芯片上的数据量。
32位浮点和16位之间转换浮点
点格式是在一个单一的指令完成。
而每个存储块可以存储的代码的组合和
数据访问是最有效的，当一个块存储数据，
使用DM总线传输，而另一个块存储在 -
structions和数据，使用PM总线进行传输。使用
的DM和PM总线以这种方式，与一个专用于每个
存储器块，确保单周期执行指令2的数据
接送。在这种情况下，该指令必须在可用的
缓存。单周期执行也保持时的所述一个
数据操作数传送到或从片外，通过ADSP-
21061的外部端口。
图2. ADSP - 21061 / ADSP- 21061L系统
数据寄存器文件
通用数据寄存器文件用于传输数据
计算单元和数据总线之间，并用于
存储中间结果。这10口， 32个寄存器（16革命制度党
玛丽， 16个二级）注册文件，结合ADSP-
21000的哈佛结构，允许无约束的数据流
计算单元和内存之间的。
指令和两个操作数的单周期取
在ADSP- 21061功能在增强的哈佛结构
该数据存储器（DM）的总线传输的数据和亲
克存储器（PM）的总线传输指令和数据
（参见图1） 。凭借其独立的程序和数据存储器
总线和片上高速缓存的指令，处理器可以simulta-
neously取两个操作数和指令（从缓存） ，
所有在单个周期。
–4–
版本B
AD [ ANALOG DEVICES ]
