ADSP-BF531/ADSP-BF532/ADSP-BF533
在传输过程中， SPI端口同时传输和
通过串行数据移位和缩小它的两个串行数据接收
线。串行时钟线同步移位和采样
耦上的两个串行数据线的数据。
可编程标志（的PFx ）
在ADSP - BF531 / 2/3处理器有16个双向，常规 -
用可编程标志（ PF15-0 ）引脚。每个可编
BLE标志可以通过操纵单独控制
标志控制，状态和中断寄存器：
•标志方向控制寄存器 - 指定的方向
每个独立的PFx引脚为输入或输出。
•标记控制和状态寄存器 - 在ADSP - BF531 / 2/3
处理器采用了一种“写一个修改”机制
允许个体标志的任何组合来修改
在单个指令中，在不影响任何电平
其他标志。设有四个控制寄存器。一个寄存器
器写入，以设置标志值，一个寄存器是
写为了清除标志，一个寄存器写入
为了切换的标志值，和一个寄存器中写入
命令来指定一个标志值。读标志状态寄存器
允许软件来询问的标志意义。
•标志中断屏蔽寄存器 - 个标志中断
屏蔽寄存器允许每个独立的PFx引脚为
中断到处理器。类似于在两个标志CON-
是用来设置控制寄存器和清除标志
值，一个标志中断屏蔽寄存器设置位，使
中断功能，另一个标志中断屏蔽寄存器
存器清除位来禁止中断功能。的PFx引脚
定义为输入可被配置成生成硬件
中断，而输出的PFx引脚可以用软件触发
洁具中断。
•标志中断敏感寄存器 - 个标志间
中断敏感寄存器指定是否每个PFx
引脚电平还是边沿敏感，并指定，如果是边沿敏感
略去，是否只是上升沿或上升沿和
信号的下降沿是显著。一个寄存器
选择敏感的种类，以及一个寄存器选择哪个
边对边的灵敏度显著。
UART端口
在ADSP - BF531 / 2/3处理器提供了一个全双工Univer-
婆罗异步接收器/发送器（UART ）端口，它是
与PC标准的UART完全兼容。该UART口
提供了一个简化的UART接口等外设或
主机，支持全双工，支持DMA ，异步
串行数据传输。该UART端口包括5支持
8位数据位， 1或2个停止位，无，偶或奇校验。该
UART端口支持两种操作模式：
• PIO （可编程I / O ） - 处理器发送或接收
通过写或读I / O映射UART的寄存器中的数据。
该数据是双缓冲的发送和接收。
• DMA（直接存储器访问） - DMA控制器
传输发送和接收数据。这降低了
中断的次数和频率需要传送
数据和从存储器中。 UART有两个专用
DMA通道，一个用于发送，一个用于接收。这些
DMA通道具有较低的默认优先级比大多数DMA
因为它们的使用率相对较低的渠道。
该UART端口的波特率，串行数据格式，错误代码生成
关合作和状态，中断是可编程的：
•支持的比特率范围为（F
SCLK
/ 1,048,576 ）到
(f
SCLK
/ 16 ）比特每秒。
•支持的数据格式，每帧7至12位。
•两个发送和接收操作可以被配置为
产生可屏蔽中断的处理器。
在UART端口的时钟速率的计算公式为：
f
SCLK
-
UART时钟速率
= -----------------------------------------------
16
×
UART_Divisor
其中16位UART_Divisor来自DLH寄存器
（最显著8比特）和DLL寄存器（至少显著
8比特） 。
与通用定时器功能相结合，自动
支持波特率检测。
UART的功能被进一步扩展与支持
为红外数据协会（ IrDA）的串行红外物理
层连接规范（ SIR ）协议。
并行外设接口
该处理器提供了一个并行外设接口（ PPI ）的
可以直接连接到并行A / D和D / A转换器， ITU -R
601/656的视频编码器和解码器，以及其他通用陈建
构成外设。 PPI包括一个专用的输入时钟
针，最多3个帧同步引脚和多达16个数据引脚。
输入时钟支持并行数据传输速率高达一半的系统
时钟速率。
在ITU-R 656模式下，PPI接收并解析数据流
的8位或10位的数据元素。芯片解码的嵌入式
前同步码的控制和同步信息是
支持。
三个不同的ITU-R 656模式支持：
•活动视频 - 位于与PPI不读取任何数据
有源视频的活动（ EAV ），并启动结束之间
视频（ SAV ）前导符号，或在存在的任何数据
第0版|
第10页56 | 2004年3月
AD [ ANALOG DEVICES ]
