ADSP-BF531/ADSP-BF532
这些模式的支持ADC / DAC连接，以及视频
硬件信令通信。许多模式的
支持的帧同步的多个级别。如果
需要的话，一个可编程延迟之间的断言插入
化的帧同步和数据的接收/发送。
休眠工作模式，最大静态功耗
储
在休眠模式下的静态最大化节省了功耗显示
abling的电压和时钟到所述处理器内核（CCLK ）和
所有同步外设（SCLK） 。内部电压
调节器，用于使处理器能够通过写入B＃ 00被切断
在VR_CTL寄存器的FREQ位。这将禁用这两个CCLK
和SCLK 。此外，它设置内部电源电压
年龄（V
DDINT
）为0 V提供最低的静态功耗。
内部存储的所有关键信息（内存内容，
寄存器的内容等）必须被写入到非易失性存储
断电前的设备，如果处理器的状态是要
保存完好。因为V
DDEXT
在这种模式下仍然提供所有的
外部管脚三态，除非另外指明。这使得
可被连接到处理器的其它设备有
仍然通电无图纸不必要的电流。该
内部电源调节器既可以唤醒，由一个实时
时钟唤醒或复位管脚。
动态电源管理
在ADSP - BF531 / ADSP- BF532处理器提供了五个operat-
荷兰国际集团模式，每种模式有不同的性能/功耗特性。在
此外，动态电源管理提供控制
函数来动态地改变处理器内核电源电压，
进一步降低功耗。时钟的每一个控制
在ADSP - BF531 / ADSP- BF532处理器的外设也
降低功耗。看
供的一个摘要
功率设置为每个模式。
表4.电源域
电源域
所有的内部逻辑，除了RTC
RTC内部逻辑和水晶的I / O
所有其它I / O
V
DD
范围
V
DDINT
V
DDRTC
V
DDEXT
睡眠工作模式，高动态省电
休眠模式通过禁用降低动态功耗
所述时钟输出到处理器内核（CCLK ） 。 PLL和系统
时钟（SCLK） ，但是，继续在该模式下工作。典型
美云外部事件或RTC活动将唤醒
处理器。当在睡眠模式中，唤醒的出现将
使所述处理器以感测在所述旁路位的值
PLL控制寄存器（ PLL_CTL ） 。如果BYPASS禁用，亲
处理器将切换到全速运行模式。如果旁路被激活，
处理器将切换到活动模式。
当处于睡眠模式时，系统DMA访问L1存储器是
不支持。
全速运行模式 - 最高性能
在全速运行模式下，PLL使能，且不被旁路，
提供最高运行频率的能力。这
是上电默认执行状态，其中最大的per-
formance可以实现。处理器内核和所有已启用
外设全速运行。
活动运行模式 - 中等功率节省
在主动模式下，PLL使能，但被旁路。因为
PLL被旁路，处理器的内核时钟（ CCLK ）和系统
在频率为输入时钟（ CLKIN）时钟（SCLK）的运行。在这
模式下，CLKIN到CCLK倍频是可以改变的，
尽管这些变化都没有意识到，直到全对模式
输入。 DMA访问可适当配置L1
回忆。
在主动模式下，能够通过禁止PLL
PLL控制寄存器（ PLL_CTL ） 。如果禁用， PLL必须
转变到全导通或睡眠模式之前重新启用。
表5.电源设置
PLL
模式
PLL
绕过
FULL -ON
启用否
活跃
启用/是的
残
睡觉
启用
深度睡眠禁用
Hibernate的残疾人
CORE
时钟
（ CCLK ）
启用
启用
系统
时钟
CORE
（SCLK）
动力
在启用
在启用
深度休眠运行模式 - 最大动态功率
储
在深度睡眠模式下最大限度地提高动态储蓄显示电源
abling时钟到所述处理器内核（CCLK ）和所有
同步外设（ SCLK ） 。异步外设，
如RTC的，仍然可以运行，但是将不能够
访问内部资源或外部存储器。这已启动
断模式，只能由复位中断退出
（ RESET ）或异步的中断产生
RTC 。如果在深度睡眠模式下， RTC异步接口
中断使得处理器转变到活动模式。
的复位而在深度睡眠模式下断言引起时处理
感器转换到全速运行模式。
省电
如图
在ADSP - BF531 / ADSP- BF532处理器
支持三种不同的电源域。使用多了
电力领域最大的灵活性，同时保持的COM
顺应性行业标准和惯例。通过隔离
在ADSP - BF531 / ADSP- BF532处理器的内部逻辑
为自己的电源域，从RTC和其他分离
I / O ，处理器可以利用动态电源MAN-
理，而不会影响RTC或其它I / O设备。那里
对于各种不同的电源域无顺序要求。
禁用启用在
残疾人士在
禁用禁用关闭
修订版D |
第12页60 |
2006年8月
AD [ ANALOG DEVICES ]
