ADSP-BF531/ADSP-BF532
时序特定网络阳离子
通过
描述所需的时序
在ADSP - BF531 / ADSP- BF532处理器的时钟。小心在
选择MSEL ， SSEL和CSEL比值，以免超过
最大内核时钟和系统时钟中描述
表12.核心频率要求
T
连接点
= 125°C
民
最大
2.50
3.00
3.39
所有
1
另一些T
连接点
民
最大
2.50
2.75
3.00
3.57
4.00
和压控振荡
荡器（VCO）的工作频率中所述
介绍了锁相环的工作条件。
参数
t
CCLK
核心周期（ V
DDINT
= 1.14 V最小）
t
CCLK
核心周期（ V
DDINT
= 1.045 V最小）
t
CCLK
核心周期（ V
DDINT
= 0.95 V最小）
t
CCLK
核心周期（ V
DDINT
= 0.85 V最小）
t
CCLK
核心周期（ V
DDINT
=0.8 V )
1
单位
ns
ns
ns
ns
ns
SEE
表13.锁相环工作条件
参数
f
VCO
压控振荡器（ VCO ）频率
民
50
最大
最大值Fi
CCLK
单位
兆赫
表14.最大SCLK条件
参数
1
MBGA / PBGA
f
SCLK
f
SCLK
LQFP
f
SCLK
f
SCLK
1
V
DDEXT
= 1.8 V
CLKOUT / SCLK频率（V
DDINT
≥
1.14 V)
CLKOUT / SCLK频率（V
DDINT
＆ LT ;
1.14 V)
CLKOUT / SCLK频率（V
DDINT
≥
1.14 V)
CLKOUT / SCLK频率（V
DDINT
＆ LT ;
1.14 V)
100
100
100
83
V
DDEXT
= 2.5 V
133
100
133
83
V
DDEXT
= 3.3 V
133
100
133
83
单位
兆赫
兆赫
兆赫
兆赫
t
SCLK
(= 1/f
SCLK
）必须大于或等于t
CCLK
.
修订版D |
第23页60 |
2006年8月
AD [ ANALOG DEVICES ]
