ADSP-BF531/ADSP-BF532/ADSP-BF533
地址运算单元
I3
I2
I1
I0
DA1
DA0
为了记忆
32
32
L3
L2
L1
L0
B3
B2
B1
B0
M3
M2
M1
M0
DAG1
DAG0
SP
FP
P5
P4
P3
P2
P1
P0
32
RAB
32
PREG
SD
LD1
LD0
32
32
32
32
32
ASTAT
SEQUENCER
R7.H
R6.H
R5.H
R4.H
R3.H
R2.H
R1.H
R0.H
R7.L
R6.L
R5.L
R4.L
R3.L
R2.L
R1.L
R0.L
桶
移
16
8
8
8
16
8
解码
对齐
40
40
40
40
LOOP BUFFER
A0
A1
控制
单位
32
32
数据运算单元
图2. Blackfin处理器内核
在第二片上存储器块是L1数据存储器，连续的
sisting高达32K字节的一个或两个银行。内存
银行是可配置的，同时提供高速缓存和SRAM功能
族体。此内存块以全速度访问。
第三个内存块是4K字节的SRAM暂存其中
运行在相同的速度和L1存储器，但只可访问
作为数据SRAM ，并且可以不被配置为高速缓冲存储器。
1M字节段，不管这些设备所使用的尺寸，所以
这些银行将只能是连续的，如果每一个完全民粹
迟来的内存1M字节。
I / O存储器空间
Blackfin处理器没有定义独立的I / O空间。所有
资源是通过平面的32位地址空间的映射。
片上I / O设备的控制寄存器映射到
存储器映射寄存器（MMR ）在靠近顶部的地址
在4G字节的地址空间。这些被分成两个较小的
块，一个包含控制MMR的所有核心功能，
另含所需的设置和反对寄存器
控制芯片上的所述芯的外周边设备。在孕产妇死亡率
只有在管理员模式下访问，并显示为保留
空间的片上外设。
外部（片外）存储器
外部存储器通过外部总线接口单元访问
（ EBIU ） 。这16位接口提供了一个无缝连接
同步DRAM（SDRAM ），以及多达四个的银行
异步存储设备包括闪存银行，
EPROM， ROM，SRAM和存储器映射的I / O设备。
在PC133兼容的SDRAM控制器可以被编程
SDRAM接口高达128M字节。 SDRAM的CON-
控制器允许一排是开放的每个内部SDRAM
银行，最多四个内部SDRAM的银行，提高整体
系统的性能。
异步存储器控制器可以被编程为
控制多达四家银行的设备具有非常灵活的时间
参数为各种各样的设备。每家银行占有
启动
The ADSP-BF531/ADSP-BF532/ADSP-BF533 processor con
含有一个小的引导内核，配置相应的
外设来引导。如果ADSP -BF531 / ADSP- BF532 /
ADSP -BF533处理器被配置为从引导ROM启动
存储器空间时，处理器开始从芯片上执行
引导ROM 。欲了解更多信息，请参阅
修订版E |
第5页60 |
2007年7月
AD [ ANALOG DEVICES ]
