ADSP-BF531/ADSP-BF532/ADSP-BF533
上升和下降时间纳秒（ 10 ％〜90 ％ ）
加为在指定的各个输出禁止时间
（例如吨
DSDAT
对于SDRAM
写周期，如图
14
12
上升时间
10
8
下降时间
容性负载
输出延迟，并拥有基于标准容性负载：
30 pF的所有引脚（见
V
负载
为0.95 V的V
DDEXT
（标称值） = 1.8 V或1.5 V的V
DDEXT
（标称值） =
2.5 V/3.3 V.
通过
展示如何
输出上升时间随电容。延迟和保持
给出的规格应该源自一个因素被降级
这些数字。在这些图中的曲线图可能不是线性的输出
边显示的范围。
TO
产量
针
30pF
50�½
V
负载
6
4
2
0
0
50
100
150
负载电容（PF ）
200
250
图46.典型的上升和下降时间（ 10 ％至90 ％）与负载电容
对于驱动程序在V
DDEXT
= 2.25 V
12
上升和下降时间纳秒（ 10 ％〜90 ％ ）
交流测量图44.等效设备加载
（包括所有照明灯）
16
14
上升和下降时间纳秒（ 10 ％〜90 ％ ）
上升时间
12
10
下降时间
8
6
4
2
0
0
50
100
150
负载电容（PF ）
200
250
10
上升时间
8
下降时间
6
4
2
0
0
50
100
150
负载电容（PF ）
200
250
图47.典型的上升和下降时间（ 10 ％至90 ％）与负载电容
对于驱动程序在V
DDEXT
= 3.65 V
14
图45.典型的上升和下降时间（ 10 ％至90 ％）与负载电容
对于驱动程序在V
DDEXT
= 1.75 V
上升和下降时间纳秒（ 10 ％〜90 ％ ）
12
上升时间
10
8
下降时间
6
4
2
0
0
50
100
150
负载电容（PF ）
200
250
图48.典型的上升和下降时间（ 10 ％至90 ％）与负载电容
对于在V驱动器B
DDEXT
= 1.75 V
修订版E |
第46页60 |
2007年7月
AD [ ANALOG DEVICES ]
