ADSP-BF531/ADSP-BF532
计时器
有四种通用可编程定时器
在ADSP - BF531 / ADSP- BF532处理器。三个定时器有
外部引脚，可以单独设置为一个脉冲宽度MOD-
软件模拟器（PWM）或定时器输出，作为输入到时钟定时器，或
作为一个机构，用于测量脉冲宽度和周期
外部事件。这些定时器可同步至一个外部
时钟输入到PF1引脚的外部时钟输入到
PPI_CLK销，或到内部SCLK 。
所述定时器单元可以结合使用与UART到
测量的脉冲的宽度的数据流中，以提供一个
自动波特率检测功能的串行通道。
该定时器可以产生中断到处理器内核provid-
荷兰国际集团的周期性事件为同步，对系统
时钟或外部信号的计数。
除了这三个通用可编程定时器，
第四计时器也被提供。这个额外的定时器的时钟由
内部处理器时钟和通常用作一个系统时钟
时钟产生操作系统的周期性中断。
•中断 - 每个发送和接收端口生成
中断在完成一个数据字的传输或
传输整个数据缓冲器或缓冲液后
通过DMA 。
•多通道能力 - 每个SPORT支持128信
内尔斯出了1024道窗口，并兼容
在H.100 ， H.110 ， MVIP - 90和HMVIP标准。
体育毫伏额外的250输入迟滞可
通过置位的PLL_CTL寄存器的15启用。当此位
设定后，所有SPORT输入引脚有上升的滞后。
串行外设接口（SPI ）端口
在ADSP - BF531 / ADSP- BF532处理器的SPI- compati-
均衡器端口，可以将处理器与通信
多个SPI兼容的设备。
SPI接口使用3个引脚传输数据：两个数据
引脚（主机输出从机输入，MOSI和主机输入从机
输出， MISO）和时钟引脚（串行时钟SCK ） 。一个SPI芯片
选择输入引脚（ SPISS ）允许其他SPI器件选择时处理
SOR ; 7个SPI片选输出引脚（ SPISEL7-1 ）让
处理器选择其它SPI器件。 SPI的选择引脚重新建立后
想通可编程标志引脚。通过这些引脚， SPI端口
提供了一个全双工，同步串行接口，支持一
端口都主/从模式和多环境。
波特率和时钟相位/极性的SPI端口都
可编程的，并且它具有一个集成的DMA控制器，连续的
figurable为发送或接收数据流。在SPI
DMA控制器只能服务于任何单向访问
给定的时间。
SPI端口的时钟速率的计算公式为：
f
SCLK
SPI时钟速率
= --------------------------------
2
×
SPI_Baud
其中16位SPI_BAUD寄存器包含值2至
65,535.
在传输过程中， SPI端口同时传输和
通过串行数据移位和缩小它的两个串行数据接收
线。串行时钟线同步移位和采样
耦上的两个串行数据线的数据。
串行端口（SPORT ）
在ADSP - BF531 / ADSP- BF532处理器集成了两个
双通道同步串行端口（ SPORT0和SPORT1 ）
用于串行和多处理器通信。体育
支持以下功能：
• I
2
š能够运行。
•双向操作 - 每个SPORT都有2套独立
吊灯发送和接收引脚，可实现八个通道
我
2
S立体声音频。
•缓冲（ 8 - deep）发送和接收端口 - 每个端口
有一个数据寄存器，用于传输数据的话，并从
其他处理器组件和移位寄存器的移位
中的数据寄存器和输出数据。
•时钟 - 每个发送和接收端口可以使用
外部串行时钟或生成其自己的，在频率
从（F
SCLK
/ 131070 ）赫兹至（f
SCLK
/ 2） Hz的。
•字长 - 每个SPORT支持串行数据字
从3比特到32比特的长度，传输时最显
着位在前或最低显著位的第一位。
•帧 - 每个发送和接收端口在运行或
不必为每个数据字的帧同步信号。帧同步
信号可以被内部或外部产生，活性高
或低，并且与任一两个脉冲宽度的和早期或晚期
帧同步。
• 。硬件 - 每个SPORT都可以执行
根据ITU推荐的A律或μ- law压扩
dation G.711 。扩能对发送来选择
和/或接收的体育的信道，无需额外
潜伏期。
• DMA操作与单周期开销 - 每个SPORT
可以自动接收和发送的多个缓冲区
内存中的数据。该处理器可以链接或链序列
SPORT和存储器之间的DMA传输。
UART端口
在ADSP - BF531 / ADSP- BF532处理器提供了全
全双工通用异步接收器/发送器（ UART ）
口，它与PC标准的UART完全兼容。该
UART端口提供了一个简化的UART接口等
外围设备或主机，支持全双工，支持DMA ，
的异步串行数据传输。该UART端口
5数据位为8位数据位， 1位停止位或2位停止位，和支持
无，偶或奇校验。该UART端口支持两种模式
：操作
• PIO （可编程I / O ） - 处理器发送或接收
通过写或读I / O映射UART的寄存器中的数据。
该数据是双缓冲的发送和接收。
• DMA（直接存储器访问） - DMA控制器反
FERS发送和接收数据。这降低了
中断的次数和频率需要传送
2006年8月
修订版D |
第10页60 |
AD [ ANALOG DEVICES ]
