AD9888
引脚功能说明（续）
针
FILT
描述
外部滤波器连接
对于正确的操作，像素时钟发生器PLL需要一个外部滤波器。连接在图6中，以该示出的滤波器
引脚。为了获得最佳性能，减小在该节点上的噪声和寄生效应。
电源
V
D
V
DD
主电源
这些引脚将电力提供给该电路的主要元件。它应该是安静和过滤成为可能。
数字输出电源供应器
大量的输出引脚（高达52）的开关以高速（高达110兆赫）产生了大量的电能供给的
瞬变（噪声） 。这些电源引脚从V分别确定
D
销，所以特别小心，可采取迷你
迈兹输出噪声传递到敏感的模拟电路。如果AD9888的接口与低电压逻辑，
V
DD
可被连接到一个较低的电源电压（低至2.5V）的兼容性。
PV
D
时钟发生器的电源
在AD9888的最敏感部分是时钟发生电路。这些引脚提供电源，时钟PLL
并帮助用户设计以获得最佳性能。设计者应提供“安静”，无噪声大功率这些引脚。
GND
地
接地回路对芯片的所有电路。它建议将AD9888在单个固体接地平面组装，
仔细注意接地电流路径。
串行端口（ 2线）
SDA
SCL
A0
串口的数据I / O
ISerial端口数据时钟
串行端口地址输入1
对于2线串行寄存器的完整描述以及它是如何工作的，请参考控制寄存器部分。
设计指南
概述
该AD9888是用于捕捉模拟一个完全集成的解决方案
RGB信号和数字化将它显示在平板显示器
或投影机。该电路是理想的，用于提供计算机接口
面用于HDTV监视器或作为前端到高性能
视频扫描转换器。
实现在一个高性能的CMOS工艺中，间
面可以捕获高达205兆赫的像素速率的信号，并
与替代像素采样模式，高达340兆赫。
该AD9888包含了所有必要的输入缓冲，直流信号
恢复（夹紧），偏移和增益（亮度和对比度）
调整，生成像素时钟，采样相位控制，并
输出数据格式。所有的控制都可以通过一个可编程
2线串行接口。充分整合这些敏感的模拟
功能使系统设计简单，不那么敏感
到的物理和电气环境。
仅为650典型功耗毫瓦和operat-
荷兰国际集团的0℃的温度范围内，以70 ℃下，该设备无需
特殊的环境因素。
输入的信号处理
在这一点上，该信号应该被电阻性地终止（向
信号接地回路）和电容性耦合至AD9888
通过47 nF的电容输入。这些电容构成的一部分
直流恢复电路。
在完全匹配阻抗一个理想的世界，最好的
性能可与最广泛的信号来获得
带宽。在AD9888的超宽带宽投入
（500兆赫）可以连续跟踪输入信号，因为它移动
从一个像素级到下一个，并在数字化的象素
长平象素的时间。在许多系统中，但是，也有
的不匹配，反射和噪声，这会导致过度
振铃和输入波形的失真。这使得有
更难以建立一个取样相位，可提供良好
图像质量。在AD9888可以通过数字化图形信号
很宽的频率范围（10兆赫至205兆赫） 。常
这是有益的，在一个频率特性可以是detri-
精神的另一种。模拟带宽是一个这样的特征。
对于UXGA的分辨率（高达205兆赫） ，非常高的模拟
带宽是因为快速输入信号转换的理想
率。对于VGA和较低的分辨率（降至12.5兆赫） ，一
非常高的带宽是不理想的，因为它允许多余的
噪音通过。为了满足这些不同的需求，
在AD9888包括变量的模拟带宽控制。
提供四个设置（ 75兆赫， 150兆赫， 300兆赫，
和500兆赫） ，允许模拟带宽要被匹配
与输入图像信号的分辨率。
47nF
RGB
输入
75
R
艾因
G
艾因
B
艾因
该AD9888有六个高阻抗模拟输入引脚为
红色，绿色和蓝色通道。他们将容纳信号
范围为0.5 V至1.0 V P-P 。
信号通过一个DVI -I通常把到接口板
连接器，一个15针D型接口，或通过BNC连接器。该
AD9888位置应尽可能接近实际的输入
连接器。信号应通过阻抗匹配路由
痕迹（一般75
Ω)
到IC的输入引脚。
图1.模拟输入接口电路
–8–
REV 。一
AD [ ANALOG DEVICES ]
