AD9888
PV
D
C
P
0.0039 F
C
Z
0.039 F
R
Z
3.3k
3. 3位电荷泵电流寄存器。该寄存器允许
驱动低通环路滤波器的电流而变化。
的可能的电流值列于表Ⅲ。
表II中。 VCO频率范围
FILT
图6. PLL环路滤波器详细
PV1
0
0
1
1
PV0
0
1
0
1
像素时钟范围
（兆赫）
10–45
45–90
90–150
150+
K
VCO
收益
（兆赫/ V）的
22.5
45
90
180
提供四个可编程寄存器来优化per-
formance PLL的。这些寄存器是：
1. 12位除数寄存器。输入水平同步频率
范围从15千赫至110千赫。 PLL倍频
频率水平同步信号，产生像素时钟频率
quencies在10兆赫至205兆赫的范围内。除数
寄存器控制精确倍频系数。该寄存器
器可以被设置为与221和4095的任何值（该
实际使用分频比为编程鸿沟
比加一）。
2. 2位VCO范围注册。降低的灵敏度
输出频率噪声的控制信号，所述VCO
工作频率范围被分成四个重叠
地区。该VCO范围寄存器设置该工作范围。
因为只有四种可能的区域中，只有在两个
在VCO范围寄存器的至少显著位被使用。该
频率范围的最低和最高的区域被示出
在表II中。
表Ⅲ。电荷泵电流/控制位
Ip2
0
0
0
0
1
1
1
1
Ip1
0
0
1
1
0
0
1
1
Ip0
0
1
0
1
0
1
0
1
电流（A ）
50
100
150
250
350
500
750
1500
表Ⅳ中。推荐VCO范围和电荷泵电流设置为标准显示格式
标准
VGA
决议
640
×
480
刷新
频率（Hz ）
60
72
75
85
56
60
72
75
85
60
70
75
80
85
60
75
85
60
65
70
75
85
60
75
横
频率（kHz ）
31.5
37.7
37.5
43.3
35.1
37.9
48.1
46.9
53.7
48.4
56.5
60.0
64.0
68.3
64.0
80.0
91.1
75.0
81.3
87.5
93.8
106.3
像素率（兆赫）
25.175
31.500
31.500
36.000
36.000
40.000
50.000
49.500
56.250
65.000
75.000
78.750
85.500
94.500
108.000
135.000
157.500
162.000
175.500
189.000
202.500
229.500
*
260.000
*
315.000
*
VCORNGE
00
00
00
00
00
00
01
01
01
01
01
01
01
10
10
10
11
11
11
11
11
10
11
11
当前
010
100
100
100
100
101
011
011
011
100
100
101
101
011
011
100
100
100
100
101
101
110
100
100
SVGA
800
×
600
XGA
1024
×
768
SXGA
1280
×
1024
UXGA
1600
×
1200
QXGA
2048
×
1536
2048
×
1536
*图形
采样1/2使用替代像素采样模式进入的像素率。
REV 。一
–11–
AD [ ANALOG DEVICES ]
