AD9883A
引脚功能说明（续）
引脚名称
钳
功能
外部钳位输入
这个逻辑输入可被用来定义在此期间，输入信号被钳位到地的时间。它应该是exer-
当基准DC电平是已知的存在于模拟输入通道，通常在背面门廊cised
图形信号。夹紧销通过将控制位钳位功能1启用（寄存器0FH ，第7位，默认为0） 。
禁用时，此引脚被忽略，钳定时计数的延迟和持续时间由内部确定
的水平同步输入的后沿。该引脚的逻辑意义上被钳位极性控制寄存器0FH ， 6位当不
使用时，该引脚必须接地，钳位功能编程为0 。
时钟发生器海岸输入（可选）
此输入可被用于使像素时钟发生器停止与Hsync的同步，并继续产生时钟
它的当前频率和相位。处理未能产生水平同步，从信号源时，这是非常有用的
在垂直间隔期间的脉冲。沿海信号一般
不
所需的PC-产生的信号。逻辑感
这个引脚由海岸极性控制（寄存器0FH ，第3位） 。当不使用时，该引脚可接地，海岸
极性编程为1 ，或为高电平（以V
D
通过一个10kΩ的电阻）和海岸极性编程为0海岸
极性默认为1的电。
COAST
REF旁路内部参考旁路
旁路内部1.25 V带隙基准。它应连接到地，通过一个0.1
µF
电容。该
该参考文献的绝对精度是
±
4％，温度系数为
±
为50ppm ，这对于大多数AD9883A是足够
应用程序。如果较高的精度要求，外部基准也可以采用。
MIDSCV
中间电平电压基准旁路
旁路内部中间电平电压基准。它应连接到地，通过一个0.1
µF
电容。该
确切的电压变化与蓝色信道的增益设置。
外部滤波器连接
对于正确的操作，像素时钟发生器PLL需要一个外部滤波器。连接在图6所示的过滤器
该引脚。为了获得最佳性能，减小在该节点上的噪声和寄生效应。
FILT
电源
主电源
V
D
这些引脚将电力提供给该电路的主要元件。他们应该被过滤，并尽量保持安静。
V
DD
数字输出电源供应器
大量的输出管脚（最多25个）的开关以高速（高达110兆赫）产生了大量的电源瞬变
（噪声） 。这些电源引脚从V分别确定
D
引脚，因此特别照顾，可采取减小输出
噪声传递到敏感的模拟电路。如果AD9883A的接口与低电压逻辑，V
DD
可能是
连接到一个较低的电源电压（低至2.5V）的兼容性。
时钟发生器的电源
该AD9883A的最敏感部分是时钟发生电路。这些引脚提供电源，时钟和PLL
帮助用户设计以获得最佳性能。设计者应提供安静，无噪声大功率这些引脚。
地
接地回路片上的所有电路。它建议AD9883A在单个固体地面组装
飞机，仔细注意给予接地电流路径。
PV
D
GND
设计指南
概述
该AD9883A是捕捉模拟一个完全集成的解决方案
RGB信号和数字化将它显示在平板显示器
或投影机。该电路是理想的，用于提供计算机接口
用于HDTV显示器或作为前端高性能视频
扫描转换器。实现在一个高性能CMOS
过程中，该接口可以捕获与像素速率上升信号
110兆赫。
该AD9883A包括所有必要的输入缓冲，直流信号
恢复（夹紧），偏移和增益（亮度和对比度）
调整，生成像素时钟，采样相位控制，并
输出数据格式。所有的控制都可以通过一个2线的可编程
串行接口。充分整合这些敏感的模拟功能
使系统的设计和简单的，以较不敏感的
物理和电气环境。
版本B
仅为500典型功耗毫瓦和操作
为0℃至70℃的温度范围内，该装置不需要任何特殊
环境因素。
数字输入
在AD9883A所有数字输入操作以3.3 V CMOS电平。
然而，所有的数字输入可承受5V电压。采用5 V至
他们不会造成任何损害。
输入的信号处理
该AD9883A具有三高阻抗模拟输入引脚
为红色，绿色和蓝色通道。他们会适应
信号范围为0.5 V至1.0 V P-P 。
信号通过一个通常被输送到接口板
DVI -I接口， 15针D型接口，或通过BNC连接器。
该AD9883A应尽可能靠近实用的输入
连接器。信号应通过阻抗匹配路由
痕迹（一般75
Ω)
到IC的输入引脚。
–9–
AD [ ANALOG DEVICES ]
