AD9281
数字输入和输出
SELECT
每个AD9281的数字控制输入，片选，
时钟， SELECT和睡眠都参考AVDD和
AVSS 。开关阈值将AVDD / 2 。
数字输出的格式为标准二进制。低功耗
设置模式的功能，使得用于STBY =高和
时钟禁用时， AD9281的静态功耗将低于
22毫瓦。
时钟输入
当选择引脚保持低电平时，输出字将呈现
在“Q ”的水平。当选择引脚保持高电平时， “我”的水平
将提交给输出字（见图1） 。
在AD9281的选择和时钟引脚可以通过一个COM驱动
周一信号源。后在5纳秒的数据将变更为11纳秒
输入脉冲的边缘。用户必须确保互
面对锁存器具有足够的保持时间为AD9281的延误
（参见图28） 。
时钟
时钟
来源
我LATCH
SELECT
CLK
数据
OUT
数据
Q锁存器
时钟
Q
处理
数据
I
处理
在AD9281的时钟输入在内部缓冲与逆变器
动力从AVDD引脚。此功能允许AD9281
以适应+5 V或3.3 V CMOS逻辑输入信
最终波动与CLK引脚的输入阈值名义上
在AVDD / 2 。
在AD9281的流水线结构操作上都
输入时钟的上升沿和下降沿。为了最大限度地减少责任
周期变化的逻辑系列推荐驱动时钟
输入是高速或先进的CMOS （ HC / HCT ， AC / ACT ）
逻辑。 CMOS逻辑电路同时提供对称的电压阈值
水平和足够的上升和下降时间，支持28 MSPS
操作。在稍微更快的时钟速率运行的部分可以是
可能的，虽然在降低的性能水平。相反，
一些轻微的性能提升可能被实现
时钟的AD9281在较低的时钟速率。
由输出缓冲器的功耗主要是比例
佐丹奴国的时钟频率;在降低时钟速率运行
提供了功耗的降低。
数字输出
图28.典型的多路分用器连接
应用
使用用于QAM解调AD9281
每个芯片上的缓冲器为AD9281输出位（D0 -D9 ）
从DVDD电源引脚，独立于AVDD供电。
输出驱动器应能够处理各种逻辑家庭
同时尽量减少毛刺的能量的量产生。在所有
情况下，一个扇出一个建议保持电容
负载低于规定的20 pF的电平的输出数据位。
对于DVDD = 5 V时， AD9281的输出信号摆幅相容
IBLE既高速CMOS与TTL逻辑系列。为
TTL模式， AD9281片上，输出驱动器被设计为
支持多种高速TTL家庭（F ， AS ， S）的。为
应用中的时钟速率低于28 MSPS，其他的TTL
户可能是合适的。对于低电压接口
CMOS逻辑， AD9281维持28 MSPS操作
DVDD = 3V。在任何情况下，请检查你的逻辑系列数据表
对于与AD9281的规格表的兼容性。
在输出延迟2 ns的减少可以通过限制来实现
逻辑负载输出每行5 pF的。
三态输出
QAM是最广泛使用的数字调制方案中的一个
数字通信系统。此调制技术
可以同时在FDMA中，以及扩展频谱中找到（即
CDMA）为基础的系统。一个QAM信号的载波频率
这是在振幅双方的调制（即， AM调制）
并在相（即，PM调制）。在发射机中，它可以
通过独立调节iDEN的两个载波生成
蒂卡尔频率，但具有90 °相位差。这导致
一个同相（I）的载波分量和正交（Q）载波
组件，在90 °相移相对于所述I分量。
然后将I和Q分量相加，以提供一个QAM
信号在指定的载体或IF频率。图29示出了
QAM调制器的使用典型的模拟实施
双10位DAC， 2 ×插值的AD9761 。一个QAM
信号也可以在数字域中因而要求还合成了
有个单独的DAC重构的QAM信号。在AD9853
是一个完整的例子（即，包括DAC），数字QAM
调制器。
IOUT
DSP
OR
ASIC
10
AD9761
QOUT
支架
频率
0
90
TO
混频器
在AD9281的数字输出可以被放置在一个高
通过片选引脚设置为高阻态。
这个功能被提供，以便在电路测试或评估。
奈奎斯特
过滤器
QUADRATURE
调制器
图29.典型的模拟QAM调制器架构
–12–
英文内容
AD [ ANALOG DEVICES ]
