数据表
引脚配置和功能描述
16 V
BAT
15 GND
14 Y–
13 X–
AD7873
AUX 1
V
REF
2
+V
CC
3
PENIRQ 4
12 Y+
AD7873
顶视图
11 X+
10 +V
CC
9
DCLK
+V
CC
X+
Y+
1
2
3
4
5
6
7
8
16
DCLK
15
CS
14
DIN
DOUT 5
BUSY 6
DIN 7
CS 8
X–
Y–
GND
V
BAT
02164-003
AD7873
顶视图
（不按比例）
13
忙
12
DOUT
11
PENIRQ
10
+V
CC
9
AUX
V
REF
图3. LFCSP封装引脚配置
图4. QSOP / TSSOP引脚配置
表5.引脚功能描述
PIN号
QSOP /
LFCSP
TSSOP
3, 10
1, 10
11
12
13
14
15
16
1
2
2
3
4
5
6
7
8
9
助记符
+V
CC
X+
Y+
X–
Y–
GND
V
BAT
AUX
V
REF
描述
电源输入。在+ V
CC
范围为AD7873的2.2 V至5.25 V两款+ V
CC
引脚应
直接连接在一起。
X +输入。 ADC输入通道1 。
Y +位置输入。 ADC输入通道2 。
X轴位置输入。
Y-位置输入。 ADC输入通道3 。
模拟地。接地参考点上的AD7873的所有电路。所有模拟输入信号
与任何外部参考信号应该提到这GND电压。
电池监控器输入。 ADC输入通道4 。
辅助输入。 ADC输入通道5 。
参考输出的AD7873 。可替换地，外部基准可应用于该输入。
电压范围为外部参考是1.0 V至+ V
CC
。对于特定的性能，它是2.5V的上
在AD7873 。内部2.5 V基准电压可在此引脚用于外部设备。该
之前，在系统的其它地方应用的参考输出必须进行缓冲。 0.1μF电容
推荐该引脚与GND ，以降低系统噪声影响的。
笔中断。 CMOS逻辑漏极开路输出（要求为10kΩ 〜100 kΩ的上拉电阻外部） 。
数据输出。逻辑输出。来自AD7873的转换结果被设置在作为该输出
串行数据流。该位同步输出DCLK输入的下降沿。该输出
高阻抗，当CS为高电平。
BUSY输出。逻辑输出。该输出为高阻态时， CS为高电平。
数据输入。逻辑输入。数据被写入到AD7873控制寄存器被设置在该输入和
被读入寄存器在DCLK的上升沿（参见控制寄存器部分） 。
片选输入。低电平有效逻辑输入。该输入可启动的双重功能
转换的AD7873 ，使串行输入/输出寄存器。
外部时钟输入。逻辑输入。 DCLK提供用于从所述部分存取数据的串行时钟。
此时钟输入也被用作时钟源为AD7873的转换过程。
裸露焊盘。裸露焊盘内部没有连接。对于焊料的可靠性提高
关节和最大热能力，所以建议将焊盘焊接到接地
平面。
4
5
11
12
PENIRQ
DOUT
6
7
8
9
13
14
15
16
不适用
忙
DIN
CS
DCLK
EPAD
1
N / A =不适用。
修订版F |第28 7
02164-004
笔记
1.裸露焊盘内部没有连接。
为提高焊接接头的可靠性
并实现最大散热，这是
建议将焊盘焊接
到地平面。
AD [ ANALOG DEVICES ]
