AD7729
引脚功能描述
针
数
15
13
助记符
MCLK
RESETB
功能
主时钟输入。 MCLK从13 MHz晶振驱动。活动的水平是MCLK
通过DVDD2的值来确定。
低电平有效复位信号。该输入复位整个AD7729芯片，复位控制
登记和结算的数字滤波器。逻辑输入电平（Ⅴ
INH
和V
INL
）的RESETB
由DVDD2的值来确定。
模拟电源连接的接收部分和带隙基准。
模拟电源连接的辅助部分。
模拟地连接。
数字电源连接。
数字电源连接的串行接口部分。该电源还设置
阈值电压为RxON ， RESETB和MCLK 。
数字地连接。
差分模拟输入的I接收通道。
差分模拟输入Q接收通道。
模拟输出电压从10位辅助DAC AUXDAC 。该DAC被用于
功能如自动增益控制（AGC） 。该DAC拥有一个寄存器，
访问通过ASPORT或BSPORT 。该DAC可以分别断电。
旁路电容的0.1 AGND
µF
是必需的片上基准。电容器
应固定到该引脚。
缓冲基准输出，其中有1.3标称值V的旁路电容（以
AGND 0.1 ）
µF
需要在该引脚。
用于时钟数据或控制比特和从所述辅助串行端口（ ASPORT ）的串行时钟。
ASCLK的频率是可编程的，并且是等于主时钟的频率
（MCLK ）除以一个整数。
ASPORT的串行数据输入。数据和控制信息输入该引脚上。
输入帧信号ASDI串行传输。
ASPORT的串行数据输出。数据和控制信息，该引脚上输出。
ASDO处于三态时没有信息传输，从而使外部
控制权。
输出帧信号ASDO串行传输。
ASPORT启用。当ASE低， ASPORT放入三态，从而允许
外部控制的串行总线的。
输出的串行时钟用于时钟数据或控制比特和从所述基带串行端口
（ BSPORT ） 。 BSCLK的频率是可编程的，并且是等于该频率
主时钟（MCLK ）由整数个分配。
BSPORT的串行数据输入。数据和控制信息输入该引脚上。
输入帧信号BSDI串行传输。
BSPORT的串行数据输出。数据和控制信息，该引脚上输出。
BSDO处于三态时没有信息传输，从而使外部
控制权。
输出帧信号BSDO串行传输。
BSPORT启用。当BSE低， BSPORT放入三态，从而允许
外部控制的串行总线的。
接收部分上电数字输入。接收部分通电时，采取销
RxON高。所述接收部分可以替换地被通电以编程位RxON
在基带控制寄存器BCRA 。当接收部分的上/下是上电
由销RxON被控制，位RxON应该等于零。类似地，当通电/
接收部分是由位RxON控制下来，脚RxON应接低电平。
逻辑输入电平（Ⅴ
INH
和V
INL
）为RxON由DVDD2的值来确定。
–7–
电源
6
5
7
25
24
23
AVDD1
AVDD2
AGND
DVDD1
DVDD2
DGND
模拟信号与参考
1, 2
IRXP ， IRXN
3, 4
QRXP ， QRXN
26
AuxDAC
28
27
REFCAP
REFOUT
辅助串行端口（ ASPORT ）
10
ASCLK
9
8
20
ASDI
ASDIFS
ASDO
21
22
ASDOFS
日月光
基带串行端口（ BSPORT ）
16
BSCLK
12
11
17
BSDI
BSDIFS
BSDO
18
19
ADCS
14
BSDOFS
疯牛病
RXON
第0版
AD [ ANALOG DEVICES ]
