AD7729
表II中。接收部分信号范围
表Ⅲ。辅助部分的信号范围
基带部分
V
REFCAP
V
REFOUT
ADC
ADC信号范围
V
BIAS
差分输入
单端输入
信号范围
迪FF erential
单端
信号范围
1.3 V
±
5%
1.3 V
±
10%
2 V
REFCAP
V
REFCAP
/ 2 （ AVDD1 - V
REFCAP
/2)
V
REFCAP
以（ AVDD1 - V
REFCAP
)
V
BIAS
±
V
REFCAP
/2
V
BIAS
±
V
REFCAP
AuxDAC
输出代码
代码000
代码3FF
信号范围
2/32
×
V
REFCAP
2 V
REFCAP
时序特性
参数
辅助功能
时钟信号
t
1
t
2
t
3
t
4
t
5
t
6
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
接收部分
时钟信号
t
7
t
8
t
9
t
18
t
19
t
20
t
21
t
22
t
23
t
24
t
25
（ AVDD1 AVDD2 = = + 3V 10 ％ ; DVDD1 = DVDD2 = +3 V
T
A
= T
民
给T
最大
中，除非另有说明）
单位
描述
10％ ; AGND = DGND = 0 V ;
在极限
T
A
= -40°C至+ 105 ç
76
30.4
30.4
t
1
0.4
×
t
1
0.4
×
t
1
20
10
15
0
0
15
10
t
4
+ 15
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
参见图2 。
MCLK周期
MCLK宽度低
MCLK宽高
ASCLK时期。见图4和6 。
ASCLK宽度低
ASCLK宽高
ASDI / ASDIFS设置ASCLK前低
ASDI / ASDIFS保持ASCLK后低
ASDOFS延迟从ASCLK高
ASDOFS保持ASCLK后高
ASCLK高后ASDO保持
ASDO延迟从ASCLK高
ASDIFS低ASDI LSB由ASPORT阅读
连续ASDIFS脉冲之间的时间间隔
参见图5和7 。
BSCLK期
BSCLK宽度低
BSCLK宽高
BSDI / BSDIFS设置BSCLK前低
BSDI / BSDIFS HoldAfter BSCLK低
BSDOFS延迟从BSCLK高
BSCLK高后BSDOFS举行
BSCLK高后BSDO保持
BSDO延迟从BSCLK高
BSDIFS低ASDI LSB由BSPORT阅读
连续BSDIFS脉冲之间的时间间隔
t
1
0.4
×
t
1
0.4
×
t
1
20
10
15
0
0
15
10
t
7
+ 15
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最小值）
ns（最小值）
ASCLK = MCLK / （ 2
×
ASCLKRATE ） 。 ASCLKRATE可以有0值。 。 。 1023当ASCLKRATE = 0 ， ASCLK = 13兆赫。
BSCLK = MCLK / （ 2
×
BSCLKRATE ） 。 BSCLKRATE可以有0值。 。 。 1023当BSCLKRATE = 0 ， BSCLK = 13兆赫。
特定网络阳离子如有更改，恕不另行通知。
–4–
第0版
AD [ ANALOG DEVICES ]
