AD7714
引脚功能说明
DIP / SOIC引脚号
针
助记符号
1
SCLK
功能
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
串行时钟。逻辑输入。外部串行时钟被施加到该输入，以从所述访问的串行数据
AD7714 。此串行时钟可以是与在连续脉冲串中传输的所有数据的连续时钟。
或者，它可以是与信息非连续时钟被发送到AD7714的较小
数据的批次。
MCLK IN
主时钟信号的设备。这可以在一个晶体/谐振器或外部时钟的形式来提供。一
晶体/谐振器可以在整个MCLK IN和MCLK OUT引脚连接。另外，在MCLK IN引脚可
驱动与CMOS兼容的时钟和MCLK OUT悬空。该部分指定时钟
两个1 MHz和2.4576兆赫的输入频率。
MCLK OUT当主时钟器件晶振/谐振器，晶体/谐振器连接MCLK之间
IN和MCLK OUT 。如果一个外部时钟被施加到MCLK IN， MCLK OUT提供一个反时钟
信号。该时钟可被用来提供一个时钟源为外部电路。
POL
时钟的极性。逻辑输入。与该输入为低电平时，串行时钟在一个数据传输的第一个过渡
操作是从低到高。在单片机应用中，这意味着串行时钟应闲置
低数据传输之间。与该输入高电平时，串行时钟在一个数据传输的第一个过渡
操作是从高至低的。在单片机应用中，这意味着串行时钟应闲置
高数据传输之间。
SYNC
逻辑输入使用一个号码时，允许对所述数字滤波器和模拟调制器的同步
的AD7714s 。而
SYNC
是低的，数字滤波器，滤波器控制逻辑和校准的节点
控制逻辑复位和模拟调制器在复位状态也将保持。
SYNC
不影响数字
接口和不重置
DRDY
如果它是低的。
RESET
逻辑输入。低电平有效输入，复位控制逻辑，接口逻辑电路，数字滤波器和模拟调制器
该部分上电状态。
AIN1
模拟输入通道1的可编程增益模拟输入可以被用作一个伪差分输入
与AIN6或差分模拟输入对的正输入端用于与AIN2时使用时（见
通信寄存器部分） 。
AIN2
模拟输入通道2.可编程增益模拟输入可以被用作一个伪差分输入
与AIN6或差分模拟输入对的负输入端用来与AIN1使用时（参看
通信寄存器部分） 。
AIN3
模拟输入通道3.可编程增益模拟输入可以被用作一个伪差分输入
与AIN6或差分模拟输入对的正输入端用于AIN4时使用时（见
通信寄存器部分） 。
AIN4
模拟输入通道4，可编程增益的模拟输入端可以被用作一个伪差分输入
与AIN6或差分模拟输入对的负输入端用来与AIN3使用时（参看
通信寄存器部分） 。
待机
逻辑输入。服用此引脚为低电平，关断模拟和数字电路，降低了电流消耗
通常情况下5
µA.
AV
DD
模拟正电源电压， A级版本： + 3.3V标称值（ AD7714-3 ）或+ 5V标称（ AD7714-5 ） ;
Y级版本： 3 V或5 V的标称。
卜FF器
缓冲区的选项中选择。逻辑输入。与该输入低时，芯片上的缓冲器上的模拟输入端（后
多路转换器和模拟调制器之前）被短路。与缓冲短路流过电流
该AV
DD
线减少到270
µA.
与该输入高电平时，片上缓冲器是串联在模拟输入
允许输入，处理高源阻抗。
REF IN （ - ）
参考输入。差分参考输入到AD7714的负输入端。在REF IN （ - ）可以骗
AV之间的任何地方
DD
和AGND提供REF IN （ + ）大于REF IN （ - ） 。
REF IN （ + ）
参考输入。差分参考输入到AD7714的正输入端。参考输入
差与REF IN （ + ）必须大于REF IN的规定（ - ） 。 REF IN （ + ）可以在任何地方说谎
AV间
DD
和AGND 。
AIN5
模拟输入通道5，可编程增益的模拟输入端是一个差分模拟的正输入端
与AIN6使用时输入对（见通信寄存器部分） 。
AIN6
在伪差分模式或模拟输入通道6参考点AIN1至AIN4
差动输入对与AIN5当用于负输入端（见通信寄存器部分）。
AGND
接地参考点的模拟电路。
–9–
2
版本C
AD [ ANALOG DEVICES ]
