AD7714Y
参数
逻辑输出（续） ）
V
OH
，输出电压高
浮态泄漏电流
浮态输出电容
13
数据
输出编码
换能器BURNOUT
14
当前
初始容差
漂移
系统校准
正满量程校准极限
15
负满量程校准极限
15
偏移校准限制
16
输入范围
16
电源要求
电源电压
AV
DD
电压
DV
DD
电压
电源电流
AV
DD
当前
ÿ版本
DV
DD
– 0.6
±
10
9
二进制
偏移二进制码
1
±
10
0.1
(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
0.8
×
V
REF
/ GAIN
(2.1
×
V
REF
） / GAIN
单位
V分钟
µA
最大
pF的典型值
条件/评论
I
来源
= 100
µA
用DV
DD
= 3 V.除MCLK OUT
12
单极性模式
双极性模式
µA
喃
％ （典型值）
％/℃ （典型值）
V最大
V最大
V最大
V分钟
V最大
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
+2.7 +3.3至或
4.75至5.25
2.7至5.25
0.28
0.6
0.5
1.1
V
V
V
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
dB典型值
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
µA
最大
µA
最大
对于指定的性能
对于指定的性能
AV
DD
=过滤器的3 V或5 V BST位高位寄存器= 0
17
， CLKDIS = 1
通常情况下0.22毫安。 BUFFER = 0 V ˚F
CLK IN
= 1 MHz或2.4576兆赫
通常情况下0.45毫安。 BUFFER = DV
DD
. f
CLK IN
= 1 MHz或2.4576兆赫
AV
DD
=过滤器的3 V或5 V BST位高位寄存器= 1
17
通常情况下0.38毫安。 BUFFER = 0 V ˚F
CLK IN
= 2.4576兆赫
通常情况下0.8毫安。 BUFFER = DV
DD
. f
CLK IN
= 2.4576兆赫
数字I / PS = 0 V或DV
DD.
外部MCLK IN， CLKDIS = 1
通常情况下0.06毫安。 DV
DD
= 3 V. ˚F
CLK IN
= 1兆赫
通常情况下0.13毫安。 DV
DD
= 5 V ˚F
CLK IN
= 1兆赫
通常情况下0.15毫安。 DV
DD
= 3 V. ˚F
CLK IN
= 2.4576兆赫
通常为0.3毫安。 DV
DD
= 5 V ˚F
CLK IN
= 2.4576兆赫
AV
DD
æ DV
DD
= + 3V数字I / PS = 0 V或DV
DD
。外部MCLK IN
BST位滤波器高寄存器= 0
17
通常情况下0.84毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 1兆赫。 BST位= 0
通常情况下1.53毫瓦。 BUFFER = 3 V. ˚F
CLK IN
= 1兆赫。 BST位= 0
通常情况下1.11毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
通常情况下1.9毫瓦。 BUFFER = 3 V. ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
AV
DD
æ DV
DD
= + 5V数字I / PS = 0 V或DV
DD
。外部MCLK IN
通常情况下1.75毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 1兆赫。 BST位= 0
通常情况下2.9毫瓦。 BUFFER = + 5V ˚F
CLK IN
= 1兆赫。 BST位= 0
通常情况下2.6毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
通常情况下3.75毫瓦。 BUFFER = + 5V ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
外部MCLK IN = 0 V或DV
DD
。通常情况下9
µA.
V
DD
= +5 V
外部MCLK IN = 0 V或DV
DD
。通常4
µA.
V
DD
= +3 V
DV
DD
当前
18
0.080
0.16
0.18
0.35
见注20
1.05
2.04
1.35
2.34
正常模式功耗
2.1
3.75
3.1
4.75
18
10
电源抑制
19
正常模式功耗
18
待机（电源关闭）电流
21
待机（电源关闭）电流
21
笔记
1
温度范围如下：Y版本： -40°C至+ 105°C 。
2
校准是一个有效的转换，这些错误将在表I-IV所示的转换噪声的量级。这适用于在感兴趣的温度校正后。
3
校准在任何温度下会删除这些漂移误差。
4
正满量程误差包括零刻度误差（单极性偏移误差或双极性零误差），并适用于单极性和双极性输入范围。
5
满量程漂移包括零刻度漂移（单极性偏移漂移或双极性零漂移），并适用于单极性和双极性输入范围。
6
增益误差不包括零刻度误差。它的计算公式为满量程误差为单极性单极性范围和满量程误差双极零误差，失调误差
双极性范围。
7
增益误差漂移不包括单极性偏移漂移/双极性零点漂移。它是有效的，如果零刻度校准只进行如与背景校正的情况下该部分的漂移。
8
这些数字被设计和/或特性保证。
9
适用的设置在输入对的共模电压范围的绝对输入电压规范被遵守。
10
在模拟输入端的输入电压范围相对于它的差分或伪差分对的相应负输入电压给出。请参阅表七的这
形成输入差分对。
11
V
REF
= REF IN （ + ） - REF IN （ - ） 。
12
这些逻辑输出电平适用于仅当它被装入一个单一的CMOS负载的MCLK OUT输出。
13
在+ 25 ° C样品测试，以确保合规性。
14
见倦怠当前部分。
15
校准后，如果输入电压超过正满量程时，转换器将输出全1 。如果输入的是小于负满刻度，则该设备输出全部为0。
16
这些校准和量程限制适用于所提供的绝对电压模拟量输入不超过AV
DD
+ 30 mV或走得更负比AGND - 30毫伏。偏移校准
限制同时适用于单极零点和双极零点。
17
对于更高增益（ ≥8 ），在f
CLK IN
= 2.4576兆赫，滤波器高寄存器必须被设置为1。对于其他条件的BST位，它可以被设置为0 。
18
使用时在MCLK引脚上的晶体或陶瓷谐振器作为时钟源设备时， DV
DD
电流和功耗会因晶体或谐振器而异
类型（见时钟和振荡器电路部分） 。
19
测量直流和适用于所选择的通带。电源抑制比，在50赫兹将超过120分贝5赫兹，10赫兹， 25赫兹或50赫兹的滤波器陷波。 PSRR在60赫兹将超过120分贝过滤器
6赫兹，10赫兹， 30赫兹或60赫兹的槽口。
20
PSRR取决于增益。
收益
1
2
4
8–128
AV
DD
= 3 V
86分贝
78分贝
85分贝
93分贝
AV
DD
= 5 V
90分贝
78分贝
84分贝
91分贝
21
如果外部主时钟继续在待机模式下运行，待机电流增加至150
µA
一般采用5 V电源和75
µA
典型的3.3 V电源。当使用晶体
或通过MCLK引脚的时钟源器件陶瓷谐振器，内部振荡器继续在待机模式下运行，功耗取决于晶体或
谐振器类型（请参阅待机模式部分） 。
特定网络阳离子如有更改，恕不另行通知。
–6–
版本C
AD [ ANALOG DEVICES ]
