AD7714–SPECIFICATIONS
（ AV = + 3.3otherwiseV指出。 =所有+ 3.3 V至+5 V ， REF IN （ + ） =除非另有说明。 ） + 2.5 V
V至+5 DV
+1.25 V（ AD7714-3 ）或
（ AD7714-5 ） ; REF IN （ - ） = AGND ; MCLK IN = 1 MHz至2.4576兆赫，除非
规格牛逼至T
DD
DD
民
最大
参数
换能器BURNOUT
14
当前
初始容差
漂移
系统校准
正满量程校准极限
15
负满量程校准极限
15
偏移校准限制
16
输入范围
16
电源要求
电源电压
AV
DD
电压（ AD7714-3 ）
AV
DD
电压（ AD7714-5 ）
DV
DD
电压
电源电流
AV
DD
当前
一个版本
1
±
10
0.1
(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
0.8
×
V
REF
/ GAIN
(2.1
×
V
REF
） / GAIN
单位
µA
喃
％ （典型值）
％/℃ （典型值）
V最大
V最大
V最大
V分钟
V最大
条件/评论
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
3到3.6
4.75至5.25
3至5.25
V
V
V
对于指定的性能
对于指定的性能
对于指定的性能
AV
DD
=过滤器的3.3 V或5 V BST位高位寄存器= 0
17
一般为0.2毫安。 BUFFER = 0 V ˚F
CLK IN
= 1 MHz或2.4576兆赫
通常为0.4毫安。 BUFFER = DV
DD
. f
CLK IN
= 1 MHz或2.4576兆赫
AV
DD
=过滤器的3.3 V或5 V BST位高位寄存器= 1
17
通常为0.3毫安。 BUFFER = 0 V ˚F
CLK IN
= 2.4576兆赫
通常情况下0.8毫安。 BUFFER = DV
DD
. f
CLK IN
= 2.4576兆赫
数字I / PS = 0 V或DV
DD.
外部MCLK IN
通常情况下0.15毫安。 DV
DD
= 3.3 V. ˚F
CLK IN
= 1兆赫
通常为0.3毫安。 DV
DD
= 5 V ˚F
CLK IN
= 1兆赫
通常为0.4毫安。 DV
DD
= 3.3 V. ˚F
CLK IN
= 2.4576兆赫
通常为0.6毫安。 DV
DD
= 5 V ˚F
CLK IN
= 2.4576兆赫
AV
DD
æ DV
DD
= 3.3 V.数字I / PS = 0 V或DV
DD
。外部MCLK IN
通常情况下1.25毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 1兆赫。 BST位= 0
通常情况下1.8毫瓦。 BUFFER = 3.3 V. ˚F
CLK IN
= 1兆赫。 BST位= 0
通常为2毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
通常情况下2.6毫瓦。 BUFFER = 3.3 V. ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
AV
DD
æ DV
DD
= + 5V数字I / PS = 0 V或DV
DD
。外部MCLK IN
通常为2.5毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 1兆赫。 BST位= 0
通常情况下3.5毫瓦。 BUFFER = + 5V ˚F
CLK IN
= 1兆赫。 BST位= 0
通常4毫瓦。 BUFFER = 0 V ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
一般为5毫瓦。 BUFFER = + 5V ˚F
CLK IN
= 2.4576兆赫。 BST位= 0
外部MCLK IN = 0 V或DV
DD
。通常情况下20
µA.
V
DD
= +5 V
外部MCLK IN = 0 V或DV
DD
。通常情况下5
µA.
V
DD
= +3.3 V
0.27
0.6
0.5
1.1
DV
DD
当前
18
0.23
0.4
0.5
0.8
见注20
1.65
2.75
2.55
3.65
正常模式功耗
3.35
5
5.35
7
40
10
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
dB典型值
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
毫瓦MAX
µA
最大
µA
最大
电源抑制
19
正常模式功耗
18
待机（电源关闭）电流
21
待机（电源关闭）电流
21
笔记
15
校准后，如果输入电压超过正满量程时，转换器将输出全1 。如果输入的是小于负满刻度，则该设备输出全部为0。
16
这些校准和量程限制适用于所提供的绝对电压模拟量输入不超过AV
DD
+ 30 mV或走得更负比AGND - 30毫伏。该
偏移校准限制既适用于单极零点和双极零点。
17
对于更高增益（ ≥8 ），在f
CLK IN
= 2.4576兆赫，滤波器高寄存器必须被设置为1。对于其他条件的BST位，它可以被设置为0 。
18
使用时在MCLK引脚上的晶体或陶瓷谐振器作为时钟源设备时， DV
DD
电流和功耗会因晶体变化
或谐振器类型（见时钟和振荡器电路部分） 。
19
测量直流和适用于所选择的通带。电源抑制比，在50赫兹将超过120分贝5赫兹，10赫兹， 25赫兹或50赫兹的滤波器陷波。 PSRR在60赫兹将超过120分贝
以6赫兹， 10赫兹， 30赫兹或60 Hz滤波器陷波。
20
PSRR取决于增益。对于增益为1 70 dB典型值：对于2增益75 dB典型值;对于4增益：80 dB典型值;对于8至128收益85 dB典型值。
21
如果外部主时钟继续在待机模式下运行，待机电流增加至150
µA
一般采用5 V电源和75
µA
典型的3.3 V电源。当
使用整个MCLK引脚的时钟源设备晶体或陶瓷谐振器，内部振荡器继续在待机模式下的功耗运行
取决于晶体或谐振器类型（见待机模式部分） 。
特定网络阳离子如有更改，恕不另行通知。
–4–
版本C
AD [ ANALOG DEVICES ]
